Diseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales Convolucionales

Debido a la proliferación de los algoritmos de machine learning, cada vez más se requiere que una gran variedad de dispositivos embebidos de distintas prestaciones sean capaces de computar modelos avanzados de redes neuronales convolucionales en un tiempo razonable y con un consumo energético bajo....

Full description

Autores:
Jaramillo Hoyos, José María
Tipo de recurso:
Trabajo de grado de pregrado
Fecha de publicación:
2021
Institución:
Universidad de los Andes
Repositorio:
Séneca: repositorio Uniandes
Idioma:
spa
OAI Identifier:
oai:repositorio.uniandes.edu.co:1992/55502
Acceso en línea:
http://hdl.handle.net/1992/55502
Palabra clave:
Convolución
Redes neuronales
Machine learning
Acelerador hardware
Eficiencia energética
Ingeniería
Rights
openAccess
License
https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
id UNIANDES2_02a0802c436789fc76295c089ec5e4f1
oai_identifier_str oai:repositorio.uniandes.edu.co:1992/55502
network_acronym_str UNIANDES2
network_name_str Séneca: repositorio Uniandes
repository_id_str
spelling Al consultar y hacer uso de este recurso, está aceptando las condiciones de uso establecidas por los autores.https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfinfo:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Escobar Juzga, Fernando Adolfo1e728d69-26bb-4bda-84c4-7cc87a5c0e23500García Cárdenas, Juan José44188367-f49b-4c6b-9009-a037c689da55400Sierra Alarcón, Sebastián5b2aec3e-c16f-4090-bcf1-11c65d9c4327400Segura Quijano, Fredy Enriquevirtual::1280-1Jaramillo Hoyos, José Maríadc2c06b0-41f2-4702-acbb-d925ac82fdf25002022-02-22T20:02:30Z2022-02-22T20:02:30Z2021http://hdl.handle.net/1992/5550226239.pdfinstname:Universidad de los Andesreponame:Repositorio Institucional Sénecarepourl:https://repositorio.uniandes.edu.co/Debido a la proliferación de los algoritmos de machine learning, cada vez más se requiere que una gran variedad de dispositivos embebidos de distintas prestaciones sean capaces de computar modelos avanzados de redes neuronales convolucionales en un tiempo razonable y con un consumo energético bajo. Por lo tanto, en el presente proyecto se propone la arquitectura hardware de un acelerador de redes neuronales convolucionales basada en el dataflow de bajo consumo energético para la operación de convolución introducido por Jihyuck Jo et al. Posteriormente, se implementa la arquitectura en un lenguaje de programación de alto nivel y en un lenguaje de descripción de hardware y finalmente se despliega el acelerador en la FPGA De0-Nano-Soc.Due to the proliferation of machine learning algorithms, it is increasingly required that a wide variety of embedded devices with different capabilities be able to compute advanced models of convolutional neural networks in a reasonable time and with low energy consumption. Therefore, in the present project, the hardware architecture of a convolutional neural network accelerator is proposed based on the low energy consumption dataflow for the convolution operation introduced by Jihyuck Jo et al. Subsequently, The implementation of the architecture is done in a high-level programming language and in a hardware description language and finally the accelerator is deployed in the FPGA De0-Nano-Soc.Ingeniero ElectrónicoPregrado16 páginasapplication/pdfspaUniversidad de los AndesIngeniería ElectrónicaFacultad de IngenieríaDepartamento de Ingeniería Eléctrica y ElectrónicaDiseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales ConvolucionalesTrabajo de grado - Pregradoinfo:eu-repo/semantics/bachelorThesisinfo:eu-repo/semantics/acceptedVersionhttp://purl.org/coar/resource_type/c_7a1fTexthttp://purl.org/redcol/resource_type/TPConvoluciónRedes neuronalesMachine learningAcelerador hardwareEficiencia energéticaIngeniería201717967Publicationhttps://scholar.google.es/citations?user=xw2k1CIAAAAJvirtual::1280-10000-0001-7757-1432virtual::1280-1https://scienti.minciencias.gov.co/cvlac/visualizador/generarCurriculoCv.do?cod_rh=0000051497virtual::1280-17684cb09-6991-4ac4-aff9-b29fe065439fvirtual::1280-17684cb09-6991-4ac4-aff9-b29fe065439fvirtual::1280-1TEXT26239.pdf.txt26239.pdf.txtExtracted texttext/plain53845https://repositorio.uniandes.edu.co/bitstreams/6e2ff848-d6a6-4969-9888-583f22661cae/download4bee0863ce0b3002dde3ca60dcfccdfdMD52THUMBNAIL26239.pdf.jpg26239.pdf.jpgIM Thumbnailimage/jpeg8357https://repositorio.uniandes.edu.co/bitstreams/23e0abad-f88a-4797-be58-7528fc223716/downloadf3313856332cb107dcb76e08f594c749MD53ORIGINAL26239.pdfapplication/pdf5792624https://repositorio.uniandes.edu.co/bitstreams/8b756651-60fb-4ca9-bfd5-379bcb581952/download30247257c6c1c805ef61b82472180d50MD511992/55502oai:repositorio.uniandes.edu.co:1992/555022024-03-13 11:55:33.887https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfopen.accesshttps://repositorio.uniandes.edu.coRepositorio institucional Sénecaadminrepositorio@uniandes.edu.co
dc.title.spa.fl_str_mv Diseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales Convolucionales
title Diseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales Convolucionales
spellingShingle Diseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales Convolucionales
Convolución
Redes neuronales
Machine learning
Acelerador hardware
Eficiencia energética
Ingeniería
title_short Diseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales Convolucionales
title_full Diseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales Convolucionales
title_fullStr Diseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales Convolucionales
title_full_unstemmed Diseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales Convolucionales
title_sort Diseño e Implementación en Fpga de un Acelerador Energéticamente Eficiente para Redes Neuronales Convolucionales
dc.creator.fl_str_mv Jaramillo Hoyos, José María
dc.contributor.advisor.none.fl_str_mv Escobar Juzga, Fernando Adolfo
García Cárdenas, Juan José
Sierra Alarcón, Sebastián
Segura Quijano, Fredy Enrique
dc.contributor.author.spa.fl_str_mv Jaramillo Hoyos, José María
dc.subject.keyword.none.fl_str_mv Convolución
Redes neuronales
Machine learning
Acelerador hardware
Eficiencia energética
topic Convolución
Redes neuronales
Machine learning
Acelerador hardware
Eficiencia energética
Ingeniería
dc.subject.themes.none.fl_str_mv Ingeniería
description Debido a la proliferación de los algoritmos de machine learning, cada vez más se requiere que una gran variedad de dispositivos embebidos de distintas prestaciones sean capaces de computar modelos avanzados de redes neuronales convolucionales en un tiempo razonable y con un consumo energético bajo. Por lo tanto, en el presente proyecto se propone la arquitectura hardware de un acelerador de redes neuronales convolucionales basada en el dataflow de bajo consumo energético para la operación de convolución introducido por Jihyuck Jo et al. Posteriormente, se implementa la arquitectura en un lenguaje de programación de alto nivel y en un lenguaje de descripción de hardware y finalmente se despliega el acelerador en la FPGA De0-Nano-Soc.
publishDate 2021
dc.date.issued.none.fl_str_mv 2021
dc.date.accessioned.none.fl_str_mv 2022-02-22T20:02:30Z
dc.date.available.none.fl_str_mv 2022-02-22T20:02:30Z
dc.type.spa.fl_str_mv Trabajo de grado - Pregrado
dc.type.driver.spa.fl_str_mv info:eu-repo/semantics/bachelorThesis
dc.type.version.spa.fl_str_mv info:eu-repo/semantics/acceptedVersion
dc.type.coar.spa.fl_str_mv http://purl.org/coar/resource_type/c_7a1f
dc.type.content.spa.fl_str_mv Text
dc.type.redcol.spa.fl_str_mv http://purl.org/redcol/resource_type/TP
format http://purl.org/coar/resource_type/c_7a1f
status_str acceptedVersion
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/1992/55502
dc.identifier.pdf.spa.fl_str_mv 26239.pdf
dc.identifier.instname.spa.fl_str_mv instname:Universidad de los Andes
dc.identifier.reponame.spa.fl_str_mv reponame:Repositorio Institucional Séneca
dc.identifier.repourl.spa.fl_str_mv repourl:https://repositorio.uniandes.edu.co/
url http://hdl.handle.net/1992/55502
identifier_str_mv 26239.pdf
instname:Universidad de los Andes
reponame:Repositorio Institucional Séneca
repourl:https://repositorio.uniandes.edu.co/
dc.language.iso.spa.fl_str_mv spa
language spa
dc.rights.uri.*.fl_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
dc.rights.accessrights.spa.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.coar.spa.fl_str_mv http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.extent.spa.fl_str_mv 16 páginas
dc.format.mimetype.spa.fl_str_mv application/pdf
dc.publisher.spa.fl_str_mv Universidad de los Andes
dc.publisher.program.spa.fl_str_mv Ingeniería Electrónica
dc.publisher.faculty.spa.fl_str_mv Facultad de Ingeniería
dc.publisher.department.spa.fl_str_mv Departamento de Ingeniería Eléctrica y Electrónica
institution Universidad de los Andes
bitstream.url.fl_str_mv https://repositorio.uniandes.edu.co/bitstreams/6e2ff848-d6a6-4969-9888-583f22661cae/download
https://repositorio.uniandes.edu.co/bitstreams/23e0abad-f88a-4797-be58-7528fc223716/download
https://repositorio.uniandes.edu.co/bitstreams/8b756651-60fb-4ca9-bfd5-379bcb581952/download
bitstream.checksum.fl_str_mv 4bee0863ce0b3002dde3ca60dcfccdfd
f3313856332cb107dcb76e08f594c749
30247257c6c1c805ef61b82472180d50
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositorio institucional Séneca
repository.mail.fl_str_mv adminrepositorio@uniandes.edu.co
_version_ 1812133812125040640

Publicaciones similares