Técnica de depuración para el control de procesadores risc-v de 32 bits

En este documento se presenta una descripción cualitativa de una técnica de depuración y control en un sistema integrado en chip (SoC) basado en un procesador RISC-V de 32 bits, indicando las ventajas, desventajas y posibles mejoras de las estrategias utilizadas. De igual manera, se presentan funcio...

Full description

Autores:

Sarmiento Ballesteros, Marco Emilio

Tipo de recurso:

http://purl.org/coar/version/c_b1a7d7d4d402bcce

Fecha de publicación:

2020

Institución:

Universidad Industrial de Santander

Repositorio:

Repositorio UIS

Idioma:

spa

OAI Identifier:

oai:noesis.uis.edu.co:20.500.14071/40068

Acceso en línea:

https://noesis.uis.edu.co/handle/20.500.14071/40068
https://noesis.uis.edu.co

Palabra clave:

System-on-chip
RISC-V
Debug
Testing.
System-on-chip
RISC-V
Debug
Testing.

Rights

License

Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)