Analizador logico para el fpga xc2s200e de xilinx basado en boundary-scan para el sistema de desarrollo digilab 2e de digilent

Se realiza un estudio del estándar 1149 del IEEE (Instituto de Ingenieros Eléctricos y Electrónicos), conocido como Arquitectura de Puerto de Acceso para Pruebas y Exploración por el Contorno; como aplicación del estándar se desarrolla un Analizador Lógico para el FPGA XC2S200E de Xilinx® de la tarj...

Full description

Autores:
Rivas Rodriguez, Catalina
Tipo de recurso:
http://purl.org/coar/version/c_b1a7d7d4d402bcce
Fecha de publicación:
2005
Institución:
Universidad Industrial de Santander
Repositorio:
Repositorio UIS
Idioma:
spa
OAI Identifier:
oai:noesis.uis.edu.co:20.500.14071/17803
Acceso en línea:
https://noesis.uis.edu.co/handle/20.500.14071/17803
https://noesis.uis.edu.co
Palabra clave:
Boundary- Scan
JTAG
Analizador Lógico
Verificación
BSDL
SVF
IEEE
FPGA
Boundary
Scan
JTAG
Logic Analyzer
Verification
BSDL
SVF
IEEE
FPGA
Rights
License
Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)