Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea

El presente trabajo de grado tiene como objetivo analizar el comportamiento de un sistema de comunicación digital basado en FPGA como hardware reconfigurable, el cual implementa diferentes esquemas de codificación de línea. Esto como un aporte al proyecto “Diseño e Implementación de un Prototipo de...

Full description

Autores:
Velásquez Andrade, Oscar Iván
Urresty Sánchez, Javier Alexis
Tipo de recurso:
Trabajo de grado de pregrado
Fecha de publicación:
2016
Institución:
Universidad del Cauca
Repositorio:
Repositorio Unicauca
Idioma:
spa
OAI Identifier:
oai:repositorio.unicauca.edu.co:123456789/1551
Acceso en línea:
http://repositorio.unicauca.edu.co:8080/xmlui/handle/123456789/1551
Palabra clave:
Sistema de comunicación digital
Hardware Reconfigurable
FPGA
Bit Error Rate
Rights
License
https://creativecommons.org/licenses/by-nc-nd/4.0/
id REPOCAUCA2_4a2edcdcb15fe6075f3b4e2e16766f5a
oai_identifier_str oai:repositorio.unicauca.edu.co:123456789/1551
network_acronym_str REPOCAUCA2
network_name_str Repositorio Unicauca
repository_id_str
dc.title.spa.fl_str_mv Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea
title Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea
spellingShingle Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea
Sistema de comunicación digital
Hardware Reconfigurable
FPGA
Bit Error Rate
title_short Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea
title_full Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea
title_fullStr Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea
title_full_unstemmed Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea
title_sort Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea
dc.creator.fl_str_mv Velásquez Andrade, Oscar Iván
Urresty Sánchez, Javier Alexis
dc.contributor.author.none.fl_str_mv Velásquez Andrade, Oscar Iván
Urresty Sánchez, Javier Alexis
dc.subject.spa.fl_str_mv Sistema de comunicación digital
Hardware Reconfigurable
topic Sistema de comunicación digital
Hardware Reconfigurable
FPGA
Bit Error Rate
dc.subject.eng.fl_str_mv FPGA
Bit Error Rate
description El presente trabajo de grado tiene como objetivo analizar el comportamiento de un sistema de comunicación digital basado en FPGA como hardware reconfigurable, el cual implementa diferentes esquemas de codificación de línea. Esto como un aporte al proyecto “Diseño e Implementación de un Prototipo de Comunicación de Datos Basado en Hardware Reconfigurable” [1] en su segunda fase de desarrollo.
publishDate 2016
dc.date.issued.none.fl_str_mv 2016
dc.date.accessioned.none.fl_str_mv 2019-11-18T16:38:28Z
dc.date.available.none.fl_str_mv 2019-11-18T16:38:28Z
dc.type.spa.fl_str_mv Trabajos de grado
dc.type.coarversion.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.driver.none.fl_str_mv info:eu-repo/semantics/bachelorThesis
dc.type.coar.none.fl_str_mv http://purl.org/coar/resource_type/c_7a1f
format http://purl.org/coar/resource_type/c_7a1f
dc.identifier.uri.none.fl_str_mv http://repositorio.unicauca.edu.co:8080/xmlui/handle/123456789/1551
dc.identifier.instname.none.fl_str_mv
dc.identifier.reponame.none.fl_str_mv
dc.identifier.repourl.none.fl_str_mv
url http://repositorio.unicauca.edu.co:8080/xmlui/handle/123456789/1551
identifier_str_mv
dc.language.iso.spa.fl_str_mv spa
language spa
dc.rights.coar.fl_str_mv http://purl.org/coar/access_right/c_abf2
dc.rights.uri.none.fl_str_mv https://creativecommons.org/licenses/by-nc-nd/4.0/
dc.rights.creativecommons.none.fl_str_mv https://creativecommons.org/licenses/by-nc-nd/4.0/
rights_invalid_str_mv https://creativecommons.org/licenses/by-nc-nd/4.0/
http://purl.org/coar/access_right/c_abf2
dc.publisher.spa.fl_str_mv Universidad del Cauca
dc.publisher.faculty.spa.fl_str_mv Facultad de Ingeniería Electrónica y Telecomunicaciones 
dc.publisher.program.spa.fl_str_mv Ingeniería Electrónica y Telecomunicaciones
institution Universidad del Cauca
bitstream.url.fl_str_mv http://repositorio.unicauca.edu.co/bitstream/123456789/1551/1/AN%c3%81LISIS%20DEL%20DESEMPE%c3%91O%20DE%20UN%20SISTEMA%20DE%20COMUNICACI%c3%93N%20DIGITAL%20BASADO%20EN%20HARDWARE%20RECONFIGURABLE.pdf
http://repositorio.unicauca.edu.co/bitstream/123456789/1551/2/Ap%c3%a9ndices.pdf
http://repositorio.unicauca.edu.co/bitstream/123456789/1551/3/license.txt
bitstream.checksum.fl_str_mv f244545b435fe3ce8bd4e54518a0010a
e1adcc72e992af495aa431d7d8fb883c
8a4605be74aa9ea9d79846c1fba20a33
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Dspace - Universidad del Cauca
repository.mail.fl_str_mv biblios@unicauca.edu.co
_version_ 1828161514861756416
spelling Velásquez Andrade, Oscar IvánUrresty Sánchez, Javier Alexis2019-11-18T16:38:28Z2019-11-18T16:38:28Z2016http://repositorio.unicauca.edu.co:8080/xmlui/handle/123456789/1551El presente trabajo de grado tiene como objetivo analizar el comportamiento de un sistema de comunicación digital basado en FPGA como hardware reconfigurable, el cual implementa diferentes esquemas de codificación de línea. Esto como un aporte al proyecto “Diseño e Implementación de un Prototipo de Comunicación de Datos Basado en Hardware Reconfigurable” [1] en su segunda fase de desarrollo.spaUniversidad del CaucaFacultad de Ingeniería Electrónica y Telecomunicaciones Ingeniería Electrónica y Telecomunicacioneshttps://creativecommons.org/licenses/by-nc-nd/4.0/https://creativecommons.org/licenses/by-nc-nd/4.0/http://purl.org/coar/access_right/c_abf2Sistema de comunicación digitalHardware ReconfigurableFPGABit Error RateAnálisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de líneaTrabajos de gradoinfo:eu-repo/semantics/bachelorThesishttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_970fb48d4fbd8a85http://purl.org/coar/version/c_970fb48d4fbd8a85ORIGINALANÁLISIS DEL DESEMPEÑO DE UN SISTEMA DE COMUNICACIÓN DIGITAL BASADO EN HARDWARE RECONFIGURABLE.pdfANÁLISIS DEL DESEMPEÑO DE UN SISTEMA DE COMUNICACIÓN DIGITAL BASADO EN HARDWARE RECONFIGURABLE.pdfapplication/pdf3072233http://repositorio.unicauca.edu.co/bitstream/123456789/1551/1/AN%c3%81LISIS%20DEL%20DESEMPE%c3%91O%20DE%20UN%20SISTEMA%20DE%20COMUNICACI%c3%93N%20DIGITAL%20BASADO%20EN%20HARDWARE%20RECONFIGURABLE.pdff244545b435fe3ce8bd4e54518a0010aMD51Apéndices.pdfApéndices.pdfapplication/pdf4376495http://repositorio.unicauca.edu.co/bitstream/123456789/1551/2/Ap%c3%a9ndices.pdfe1adcc72e992af495aa431d7d8fb883cMD52LICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://repositorio.unicauca.edu.co/bitstream/123456789/1551/3/license.txt8a4605be74aa9ea9d79846c1fba20a33MD53123456789/1551oai:repositorio.unicauca.edu.co:123456789/15512021-05-28 10:54:41.105Dspace - Universidad del Caucabiblios@unicauca.edu.coTk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=

Publicaciones similares