Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea
El presente trabajo de grado tiene como objetivo analizar el comportamiento de un sistema de comunicación digital basado en FPGA como hardware reconfigurable, el cual implementa diferentes esquemas de codificación de línea. Esto como un aporte al proyecto “Diseño e Implementación de un Prototipo de...
- Autores:
-
Velásquez Andrade, Oscar Iván
Urresty Sánchez, Javier Alexis
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2016
- Institución:
- Universidad del Cauca
- Repositorio:
- Repositorio Unicauca
- Idioma:
- spa
- OAI Identifier:
- oai:repositorio.unicauca.edu.co:123456789/1551
- Acceso en línea:
- http://repositorio.unicauca.edu.co:8080/xmlui/handle/123456789/1551
- Palabra clave:
- Sistema de comunicación digital
Hardware Reconfigurable
FPGA
Bit Error Rate
- Rights
- License
- https://creativecommons.org/licenses/by-nc-nd/4.0/