División decimal parametrizable usando lenguaje de descripción de hardware

En este trabajo se describe un algoritmo rápido y de alta precisión escrito en el lenguaje de descripción de hardware, VHDL para realizar la división entre dos números decimales, es decir, los números compuestos por una parte entera y una decimal, bajo el esquema de una representación de punto fijo....

Full description

Autores:
Lopez Botero, Jorge Hernan
Restrepo Cardenas, Johans
Tóbon Gómez, Jorge Enrique
Tipo de recurso:
Article of journal
Fecha de publicación:
2020
Institución:
Universidad EIA .
Repositorio:
Repositorio EIA .
Idioma:
eng
OAI Identifier:
oai:repository.eia.edu.co:11190/5081
Acceso en línea:
https://repository.eia.edu.co/handle/11190/5081
https://doi.org/10.24050/reia.v17i33.1318
Palabra clave:
División
VHDL
FPGA
VHDL
División
FPGA
Rights
openAccess
License
Revista EIA - 2020