Karatsuba en FPGA
Implementación en FPGA (Field Programmable Gate Array) de un multiplicador de enteros de 128 bit, sin tener en cuenta el signo, el principal objetivo del diseño es la velocidad para obtener la respuesta, para ello se emplea el algoritmo de Karatsuba, el cual se explica brevemente; siguiendo una meto...
- Autores:
-
Hernández Garzón, Iván Andrés
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2012
- Institución:
- Pontificia Universidad Javeriana
- Repositorio:
- Repositorio Universidad Javeriana
- Idioma:
- spa
- OAI Identifier:
- oai:repository.javeriana.edu.co:10554/55462
- Acceso en línea:
- http://hdl.handle.net/10554/55462
- Palabra clave:
- Multiplicación
Ingeniería electrónica - Tesis y disertaciones académicas
Multiplicación
Algoritmos
- Rights
- openAccess
- License
- Atribución-NoComercial-SinDerivadas 4.0 Internacional
| id |
JAVERIANA2_3e3366512d0a5bd55080db60c04430c0 |
|---|---|
| oai_identifier_str |
oai:repository.javeriana.edu.co:10554/55462 |
| network_acronym_str |
JAVERIANA2 |
| network_name_str |
Repositorio Universidad Javeriana |
| repository_id_str |
|
| dc.title.spa.fl_str_mv |
Karatsuba en FPGA |
| title |
Karatsuba en FPGA |
| spellingShingle |
Karatsuba en FPGA Multiplicación Ingeniería electrónica - Tesis y disertaciones académicas Multiplicación Algoritmos |
| title_short |
Karatsuba en FPGA |
| title_full |
Karatsuba en FPGA |
| title_fullStr |
Karatsuba en FPGA |
| title_full_unstemmed |
Karatsuba en FPGA |
| title_sort |
Karatsuba en FPGA |
| dc.creator.fl_str_mv |
Hernández Garzón, Iván Andrés |
| dc.contributor.advisor.none.fl_str_mv |
Giraldo Carvajal, Juan Carlos |
| dc.contributor.author.none.fl_str_mv |
Hernández Garzón, Iván Andrés |
| dc.subject.spa.fl_str_mv |
Multiplicación |
| topic |
Multiplicación Ingeniería electrónica - Tesis y disertaciones académicas Multiplicación Algoritmos |
| dc.subject.armarc.spa.fl_str_mv |
Ingeniería electrónica - Tesis y disertaciones académicas Multiplicación Algoritmos |
| description |
Implementación en FPGA (Field Programmable Gate Array) de un multiplicador de enteros de 128 bit, sin tener en cuenta el signo, el principal objetivo del diseño es la velocidad para obtener la respuesta, para ello se emplea el algoritmo de Karatsuba, el cual se explica brevemente; siguiendo una metodología con perspectiva ?Top-Down? se diseñó la arquitectura del sistema y se describió en VHDL (Very High Speed Integrated Circuit Hardware Description Language), mediante el software Quartus II se programó en una FPGA Stratix II, se creó una interfaz para el usuario con un protocolo de prueba. |
| publishDate |
2012 |
| dc.date.created.none.fl_str_mv |
2012 |
| dc.date.accessioned.none.fl_str_mv |
2021-07-26T15:30:51Z |
| dc.date.available.none.fl_str_mv |
2021-07-26T15:30:51Z |
| dc.type.local.spa.fl_str_mv |
Tesis/Trabajo de grado - Monografía - Pregrado |
| dc.type.coar.none.fl_str_mv |
http://purl.org/coar/resource_type/c_7a1f |
| dc.type.driver.none.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
| format |
http://purl.org/coar/resource_type/c_7a1f |
| dc.identifier.uri.none.fl_str_mv |
http://hdl.handle.net/10554/55462 |
| dc.identifier.instname.spa.fl_str_mv |
instname:Pontificia Universidad Javeriana |
| dc.identifier.reponame.spa.fl_str_mv |
reponame:Repositorio Institucional - Pontificia Universidad Javeriana |
| dc.identifier.repourl.spa.fl_str_mv |
repourl:https://repository.javeriana.edu.co |
| url |
http://hdl.handle.net/10554/55462 |
| identifier_str_mv |
instname:Pontificia Universidad Javeriana reponame:Repositorio Institucional - Pontificia Universidad Javeriana repourl:https://repository.javeriana.edu.co |
| dc.language.iso.spa.fl_str_mv |
spa |
| language |
spa |
| dc.rights.licence.*.fl_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional |
| dc.rights.uri.*.fl_str_mv |
http://creativecommons.org/licenses/by-nc-nd/4.0/ |
| dc.rights.accessrights.none.fl_str_mv |
info:eu-repo/semantics/openAccess |
| dc.rights.coar.spa.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
| rights_invalid_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional http://creativecommons.org/licenses/by-nc-nd/4.0/ http://purl.org/coar/access_right/c_abf2 |
| eu_rights_str_mv |
openAccess |
| dc.format.spa.fl_str_mv |
PDF |
| dc.format.mimetype.spa.fl_str_mv |
application/pdf |
| dc.publisher.spa.fl_str_mv |
Pontificia Universidad Javeriana |
| dc.publisher.program.spa.fl_str_mv |
Ingeniería Electrónica |
| dc.publisher.faculty.spa.fl_str_mv |
Facultad de Ingeniería |
| institution |
Pontificia Universidad Javeriana |
| bitstream.url.fl_str_mv |
http://repository.javeriana.edu.co/bitstream/10554/55462/1/HernandezGarzonIvanAndres2012.pdf http://repository.javeriana.edu.co/bitstream/10554/55462/2/license.txt http://repository.javeriana.edu.co/bitstream/10554/55462/3/HernandezGarzonIvanAndres2012.pdf.jpg |
| bitstream.checksum.fl_str_mv |
8dc68e4c0c36f9dde396436eeda9db25 2070d280cc89439d983d9eee1b17df53 f01e524cf83e4b40a00ab6df16b2e3f1 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
| repository.name.fl_str_mv |
Repositorio Institucional - Pontificia Universidad Javeriana |
| repository.mail.fl_str_mv |
repositorio@javeriana.edu.co |
| _version_ |
1811670699237965824 |
| spelling |
Atribución-NoComercial-SinDerivadas 4.0 Internacionalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessDe acuerdo con la naturaleza del uso concedido, la presente licencia parcial se otorga a título gratuito por el máximo tiempo legal colombiano, con el propósito de que en dicho lapso mi (nuestra) obra sea explotada en las condiciones aquí estipuladas y para los fines indicados, respetando siempre la titularidad de los derechos patrimoniales y morales correspondientes, de acuerdo con los usos honrados, de manera proporcional y justificada a la finalidad perseguida, sin ánimo de lucro ni de comercialización. De manera complementaria, garantizo (garantizamos) en mi (nuestra) calidad de estudiante (s) y por ende autor (es) exclusivo (s), que la Tesis o Trabajo de Grado en cuestión, es producto de mi (nuestra) plena autoría, de mi (nuestro) esfuerzo personal intelectual, como consecuencia de mi (nuestra) creación original particular y, por tanto, soy (somos) el (los) único (s) titular (es) de la misma. Además, aseguro (aseguramos) que no contiene citas, ni transcripciones de otras obras protegidas, por fuera de los límites autorizados por la ley, según los usos honrados, y en proporción a los fines previstos; ni tampoco contempla declaraciones difamatorias contra terceros; respetando el derecho a la imagen, intimidad, buen nombre y demás derechos constitucionales. Adicionalmente, manifiesto (manifestamos) que no se incluyeron expresiones contrarias al orden público ni a las buenas costumbres. En consecuencia, la responsabilidad directa en la elaboración, presentación, investigación y, en general, contenidos de la Tesis o Trabajo de Grado es de mí (nuestro) competencia exclusiva, eximiendo de toda responsabilidad a la Pontifica Universidad Javeriana por tales aspectos. Sin perjuicio de los usos y atribuciones otorgadas en virtud de este documento, continuaré (continuaremos) conservando los correspondientes derechos patrimoniales sin modificación o restricción alguna, puesto que, de acuerdo con la legislación colombiana aplicable, el presente es un acuerdo jurídico que en ningún caso conlleva la enajenación de los derechos patrimoniales derivados del régimen del Derecho de Autor. De conformidad con lo establecido en el artículo 30 de la Ley 23 de 1982 y el artículo 11 de la Decisión Andina 351 de 1993, "Los derechos morales sobre el trabajo son propiedad de los autores", los cuales son irrenunciables, imprescriptibles, inembargables e inalienables. En consecuencia, la Pontificia Universidad Javeriana está en la obligación de RESPETARLOS Y HACERLOS RESPETAR, para lo cual tomará las medidas correspondientes para garantizar su observancia.http://purl.org/coar/access_right/c_abf2Giraldo Carvajal, Juan CarlosHernández Garzón, Iván Andrés2021-07-26T15:30:51Z2021-07-26T15:30:51Z2012http://hdl.handle.net/10554/55462instname:Pontificia Universidad Javerianareponame:Repositorio Institucional - Pontificia Universidad Javerianarepourl:https://repository.javeriana.edu.coImplementación en FPGA (Field Programmable Gate Array) de un multiplicador de enteros de 128 bit, sin tener en cuenta el signo, el principal objetivo del diseño es la velocidad para obtener la respuesta, para ello se emplea el algoritmo de Karatsuba, el cual se explica brevemente; siguiendo una metodología con perspectiva ?Top-Down? se diseñó la arquitectura del sistema y se describió en VHDL (Very High Speed Integrated Circuit Hardware Description Language), mediante el software Quartus II se programó en una FPGA Stratix II, se creó una interfaz para el usuario con un protocolo de prueba.Ingeniero (a) ElectrónicoPregradoPDFapplication/pdfspaPontificia Universidad JaverianaIngeniería ElectrónicaFacultad de IngenieríaMultiplicaciónIngeniería electrónica - Tesis y disertaciones académicasMultiplicaciónAlgoritmosKaratsuba en FPGATesis/Trabajo de grado - Monografía - Pregradohttp://purl.org/coar/resource_type/c_7a1finfo:eu-repo/semantics/bachelorThesisORIGINALHernandezGarzonIvanAndres2012.pdfHernandezGarzonIvanAndres2012.pdfDocumentoapplication/pdf770657http://repository.javeriana.edu.co/bitstream/10554/55462/1/HernandezGarzonIvanAndres2012.pdf8dc68e4c0c36f9dde396436eeda9db25MD51open accessLICENSElicense.txtlicense.txttext/plain; charset=utf-82603http://repository.javeriana.edu.co/bitstream/10554/55462/2/license.txt2070d280cc89439d983d9eee1b17df53MD52open accessTHUMBNAILHernandezGarzonIvanAndres2012.pdf.jpgHernandezGarzonIvanAndres2012.pdf.jpgIM Thumbnailimage/jpeg3714http://repository.javeriana.edu.co/bitstream/10554/55462/3/HernandezGarzonIvanAndres2012.pdf.jpgf01e524cf83e4b40a00ab6df16b2e3f1MD53open access10554/55462oai:repository.javeriana.edu.co:10554/554622022-05-02 15:22:24.742Repositorio Institucional - Pontificia Universidad Javerianarepositorio@javeriana.edu.coTElDRU5DSUEgWSBBVVRPUklaQUNJw5NOIERFIExPUyBBVVRPUkVTIFBBUkEgUFVCTElDQVIgWSBQRVJNSVRJUiBMQSBDT05TVUxUQSBZIFVTTy4KClBhcnRlIDEuIFTDqXJtaW5vcyBkZSBsYSBsaWNlbmNpYSBnZW5lcmFsIHBhcmEgcHVibGljYWNpw7NuIGRlIG9icmFzIGVuIGVsIHJlcG9zaXRvcmlvIGluc3RpdHVjaW9uYWwKQ29tbyB0aXR1bGFyIChlcykgZGVsIGRlcmVjaG8gZGUgYXV0b3IsIGNvbmZpZXJvIChlcmltb3MpIGEgbGEgUG9udGlmaWNpYSBVbml2ZXJzaWRhZCBKYXZlcmlhbmEgdW5hIGxpY2VuY2lhIG5vIGV4Y2x1c2l2YSwgbGltaXRhZGEgeSBncmF0dWl0YSBzb2JyZSBsYSBvYnJhIHF1ZSBzZSBpbnRlZ3JhcsOhIGVuIGVsIFJlcG9zaXRvcmlvIEluc3RpdHVjaW9uYWwsIHF1ZSBzZSBhanVzdGEgYSBsYXMgc2lndWllbnRlcyBjYXJhY3RlcsOtc3RpY2FzOgphKSAgICAgIEVzdGFyw6EgdmlnZW50ZSBhIHBhcnRpciBkZSBsYSBmZWNoYSBkZSBpbmNsdXNpw7NuIGVuIGVsIHJlcG9zaXRvcmlvLCBwb3IgdW4gcGxhem8gZGUgNSBhw7FvcywgcXVlIHNlcsOhbiBwcm9ycm9nYWJsZXMgaW5kZWZpbmlkYW1lbnRlIHBvciBlbCB0aWVtcG8gcXVlIGR1cmUgZWwgZGVyZWNobyBwYXRyaW1vbmlhbCBkZWwgYXV0b3IuIEVsIGF1dG9yIHBvZHLDoSBkYXIgcG9yIHRlcm1pbmFkYSBsYSBsaWNlbmNpYSBzb2xpY2l0w6FuZG9sbyBhIGxhIFVuaXZlcnNpZGFkIHBvciBlc2NyaXRvLgpiKSAgICAgIEF1dG9yaXphIGEgbGEgUG9udGlmaWNpYSBVbml2ZXJzaWRhZCBKYXZlcmlhbmEgYSBwdWJsaWNhciBsYSBvYnJhIGVuIGRpZ2l0YWwsIGNvbm9jaWVuZG8gcXVlLCBkYWRvIHF1ZSBzZSBwdWJsaWNhIGVuIEludGVybmV0LCBwb3IgZXN0ZSBoZWNobyBjaXJjdWxhIGNvbiB1biBhbGNhbmNlIG11bmRpYWwuCmMpICAgICAgTG9zIGF1dG9yZXMgYWNlcHRhbiBxdWUgbGEgYXV0b3JpemFjacOzbiBzZSBoYWNlIGEgdMOtdHVsbyBncmF0dWl0bywgcG9yIGxvIHRhbnRvIHJlbnVuY2lhbiBhIHJlY2liaXIgYmVuZWZpY2lvIGFsZ3VubyBwb3IgbGEgcHVibGljYWNpw7NuLCBkaXN0cmlidWNpw7NuLCBjb211bmljYWNpw7NuIHDDumJsaWNhIHkgY3VhbHF1aWVyIG90cm8gdXNvIHF1ZSBzZSBoYWdhIGVuIGxvcyB0w6lybWlub3MgZGUgbGEgcHJlc2VudGUgbGljZW5jaWEgeSBkZSBsYSBsaWNlbmNpYSBkZSB1c28gY29uIHF1ZSBzZSBwdWJsaWNhLgpkKSAgICAgIExvcyBhdXRvcmVzIG1hbmlmaWVzdGFuIHF1ZSBzZSB0cmF0YSBkZSB1bmEgb2JyYSBvcmlnaW5hbCBzb2JyZSBsYSBxdWUgdGllbmVuIGxvcyBkZXJlY2hvcyBxdWUgYXV0b3JpemFuIHkgcXVlIHNvbiBlbGxvcyBxdWllbmVzIGFzdW1lbiB0b3RhbCByZXNwb25zYWJpbGlkYWQgcG9yIGVsIGNvbnRlbmlkbyBkZSBzdSBvYnJhIGFudGUgbGEgUG9udGlmaWNpYSBVbml2ZXJzaWRhZCBKYXZlcmlhbmEgeSBhbnRlIHRlcmNlcm9zLiBFbiB0b2RvIGNhc28gbGEgUG9udGlmaWNpYSBVbml2ZXJzaWRhZCBKYXZlcmlhbmEgc2UgY29tcHJvbWV0ZSBhIGluZGljYXIgc2llbXByZSBsYSBhdXRvcsOtYSBpbmNsdXllbmRvIGVsIG5vbWJyZSBkZWwgYXV0b3IgeSBsYSBmZWNoYSBkZSBwdWJsaWNhY2nDs24uCmUpICAgICAgQXV0b3Jpem8gKGFtb3MpIGEgbGEgVW5pdmVyc2lkYWQgcGFyYSBpbmNsdWlyIGxhIG9icmEgZW4gbG9zIMOtbmRpY2VzIHkgYnVzY2Fkb3JlcyBxdWUgZXN0aW1lbiBuZWNlc2FyaW9zIHBhcmEgcHJvbW92ZXIgc3UgZGlmdXNpw7NuLgpmKSAgICAgIEFjZXB0byAoYW1vcykgcXVlIGxhIFBvbnRpZmljaWEgVW5pdmVyc2lkYWQgSmF2ZXJpYW5hIHB1ZWRhIGNvbnZlcnRpciBlbCBkb2N1bWVudG8gYSBjdWFscXVpZXIgbWVkaW8gbyBmb3JtYXRvIHBhcmEgcHJvcMOzc2l0b3MgZGUgcHJlc2VydmFjacOzbiBkaWdpdGFsLgpnKSAgICAgIEF1dG9yaXpvIChhbW9zKSBxdWUgbGEgb2JyYSBzZWEgcHVlc3RhIGEgZGlzcG9zaWNpw7NuIGRlbCBww7pibGljbyBlbiBsb3MgdMOpcm1pbm9zIGF1dG9yaXphZG9zIGVuIGxvcyBsaXRlcmFsZXMgYW50ZXJpb3JlcyBiYWpvIGxvcyBsw61taXRlcyBkZWZpbmlkb3MgcG9yIGxhIHVuaXZlcnNpZGFkIGVuIGxhcyDigJxDb25kaWNpb25lcyBkZSB1c28gZGUgZXN0cmljdG8gY3VtcGxpbWllbnRv4oCdIGRlIGxvcyByZWN1cnNvcyBwdWJsaWNhZG9zIGVuIFJlcG9zaXRvcmlvIEluc3RpdHVjaW9uYWwgUFVKICwgY3V5byB0ZXh0byBjb21wbGV0byBzZSBwdWVkZSBjb25zdWx0YXIgZW4gaHR0cDovL3JlcG9zaXRvcnkuamF2ZXJpYW5hLmVkdS5jby8KClNJIEVMIERPQ1VNRU5UTyBTRSBCQVNBIEVOIFVOIFRSQUJBSk8gUVVFIEhBIFNJRE8gUEFUUk9DSU5BRE8gTyBBUE9ZQURPIFBPUiBVTkEgQUdFTkNJQSBPIFVOQSBPUkdBTklaQUNJw5NOLCBDT04gRVhDRVBDScOTTiBERSBMQSBQT05USUZJQ0lBIFVOSVZFUlNJREFEIEpBVkVSSUFOQSwgRUwgKExPUykgQVVUT1IoRVMpIEdBUkFOVElaQShNT1MpIFFVRSBTRSBIQSBDVU1QTElETyBDT04gTE9TIERFUkVDSE9TIFkgT0JMSUdBQ0lPTkVTIFJFUVVFUklET1MgUE9SIEVMIFJFU1BFQ1RJVk8gQ09OVFJBVE8gTyBBQ1VFUkRPLgo= |