Karatsuba en FPGA

Implementación en FPGA (Field Programmable Gate Array) de un multiplicador de enteros de 128 bit, sin tener en cuenta el signo, el principal objetivo del diseño es la velocidad para obtener la respuesta, para ello se emplea el algoritmo de Karatsuba, el cual se explica brevemente; siguiendo una meto...