Computación de Borde con FPGA para IoT

Muchas de las soluciones de software que se pueden encontrar en el mercado actualmente tienen algún grado de procesamiento en la nube,lo que proporciona hardware y software bajo demanda, brindando así al desarrollador herramientas que hace 10 años eran impensables y hoy están al alcance de un click....

Full description

Autores:
Valderrama, Manuel Alejandro
Tipo de recurso:
Masters Thesis
Fecha de publicación:
2018
Institución:
Pontificia Universidad Javeriana Cali
Repositorio:
Vitela
Idioma:
spa
OAI Identifier:
oai:vitela.javerianacali.edu.co:11522/737
Acceso en línea:
https://vitela.javerianacali.edu.co/handle/11522/737
Palabra clave:
Facultad de Ingeniería
Maestría en Ingeniería
FPGA
IOT
Aceleración por hardware
Rights
openAccess
License
https://creativecommons.org/licenses/by-nc/4.0/
id Vitela2_6b1f61fe17d6e285d93e7f96788b0b81
oai_identifier_str oai:vitela.javerianacali.edu.co:11522/737
network_acronym_str Vitela2
network_name_str Vitela
repository_id_str
spelling Tamura, EugenioValderrama, Manuel Alejandro2023-03-02T01:34:32Z2023-11-24T07:45:32Z2023-02-022023-03-02T01:34:32Z2023-11-24T07:45:32Z2018https://vitela.javerianacali.edu.co/handle/11522/737Muchas de las soluciones de software que se pueden encontrar en el mercado actualmente tienen algún grado de procesamiento en la nube,lo que proporciona hardware y software bajo demanda, brindando así al desarrollador herramientas que hace 10 años eran impensables y hoy están al alcance de un click. Las virtudes de la computación en la nube, aunque amplias, implican altos costos operativos y en algunos casos limitan el acceso no por su presupuesto sino por la propia naturaleza de la tecnología involucrada en las comunicaciones(vía Internet), que adiciona diFicultades de tipo operativas en aquellas aplicaciones en las que el tiempo de respuesta es un factor clave. En estos casos, la computación en la nube no se puede tomar ni si quiera como una opción. En este trabajo se pretende hacer uso de la computación de borde y la aceleración por hardware usando FPGAs como una herramienta que optimiza el ancho de banda y la cuota de datos enviados a la nube para su posterior procesamiento,con el objetivo de incrementar el número de proyectos de investigación en el ramo del Internet de las Cosas en el país.application/pdfapplication/pdfspaPontificia Universidad JaverianaCaliinfo:eu-repo/semantics/openAccesshttps://creativecommons.org/licenses/by-nc/4.0/https://creativecommons.org/licenses/by-nc/4.0/http://purl.org/coar/access_right/c_abf2Pontificia Universidad JaverianaVitelaComputación de Borde con FPGA para IoTMaestríaMaestría en ingeniería Electronicahttp://purl.org/coar/resource_type/c_bdccinfo:eu-repo/semantics/masterThesisTesis/Trabajo de grado - Monografía - Maestríainfo:eu-repo/semantics/acceptedVersionhttps://purl.org/redcol/resource_type/TMFacultad de IngenieríaMaestría en IngenieríaFPGAIOTAceleración por hardware11522/737oai:vitela.javerianacali.edu.co:11522/7372024-06-25 05:12:47.275https://creativecommons.org/licenses/by-nc/4.0/info:eu-repo/semantics/openAccessmetadata.onlyhttps://vitela.javerianacali.edu.coRepositorio Vitelavitela.mail@javerianacali.edu.co
dc.title.spa.fl_str_mv Computación de Borde con FPGA para IoT
title Computación de Borde con FPGA para IoT
spellingShingle Computación de Borde con FPGA para IoT
Facultad de Ingeniería
Maestría en Ingeniería
FPGA
IOT
Aceleración por hardware
title_short Computación de Borde con FPGA para IoT
title_full Computación de Borde con FPGA para IoT
title_fullStr Computación de Borde con FPGA para IoT
title_full_unstemmed Computación de Borde con FPGA para IoT
title_sort Computación de Borde con FPGA para IoT
dc.creator.fl_str_mv Valderrama, Manuel Alejandro
dc.contributor.advisor.spa.fl_str_mv Tamura, Eugenio
dc.contributor.author.spa.fl_str_mv Valderrama, Manuel Alejandro
dc.subject.proposal.spa.fl_str_mv Facultad de Ingeniería
Maestría en Ingeniería
FPGA
IOT
Aceleración por hardware
topic Facultad de Ingeniería
Maestría en Ingeniería
FPGA
IOT
Aceleración por hardware
description Muchas de las soluciones de software que se pueden encontrar en el mercado actualmente tienen algún grado de procesamiento en la nube,lo que proporciona hardware y software bajo demanda, brindando así al desarrollador herramientas que hace 10 años eran impensables y hoy están al alcance de un click. Las virtudes de la computación en la nube, aunque amplias, implican altos costos operativos y en algunos casos limitan el acceso no por su presupuesto sino por la propia naturaleza de la tecnología involucrada en las comunicaciones(vía Internet), que adiciona diFicultades de tipo operativas en aquellas aplicaciones en las que el tiempo de respuesta es un factor clave. En estos casos, la computación en la nube no se puede tomar ni si quiera como una opción. En este trabajo se pretende hacer uso de la computación de borde y la aceleración por hardware usando FPGAs como una herramienta que optimiza el ancho de banda y la cuota de datos enviados a la nube para su posterior procesamiento,con el objetivo de incrementar el número de proyectos de investigación en el ramo del Internet de las Cosas en el país.
publishDate 2018
dc.date.issued.spa.fl_str_mv 2018
dc.date.accessioned.none.fl_str_mv 2023-03-02T01:34:32Z
2023-11-24T07:45:32Z
dc.date.accessioned.spa.fl_str_mv 2023-02-02
dc.date.available.none.fl_str_mv 2023-03-02T01:34:32Z
2023-11-24T07:45:32Z
dc.type.spa.fl_str_mv Maestría
Maestría en ingeniería Electronica
dc.type.coar.spa.fl_str_mv http://purl.org/coar/resource_type/c_bdcc
dc.type.driver.spa.fl_str_mv info:eu-repo/semantics/masterThesis
dc.type.local.spa.fl_str_mv Tesis/Trabajo de grado - Monografía - Maestría
dc.type.hasversion.spa.fl_str_mv info:eu-repo/semantics/acceptedVersion
dc.type.redcol.spa.fl_str_mv https://purl.org/redcol/resource_type/TM
format http://purl.org/coar/resource_type/c_bdcc
status_str acceptedVersion
dc.identifier.uri.none.fl_str_mv https://vitela.javerianacali.edu.co/handle/11522/737
url https://vitela.javerianacali.edu.co/handle/11522/737
dc.language.iso.spa.fl_str_mv spa
language spa
dc.rights.spa.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.uri.spa.fl_str_mv https://creativecommons.org/licenses/by-nc/4.0/
dc.rights.creativecommons.spa.fl_str_mv https://creativecommons.org/licenses/by-nc/4.0/
dc.rights.accessRights.spa.fl_str_mv http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
rights_invalid_str_mv https://creativecommons.org/licenses/by-nc/4.0/
http://purl.org/coar/access_right/c_abf2
dc.format.spa.fl_str_mv application/pdf
dc.format.mimetype.spa.fl_str_mv application/pdf
dc.publisher.spa.fl_str_mv Pontificia Universidad Javeriana
dc.publisher.place.spa.fl_str_mv Cali
dc.source.spa.fl_str_mv Pontificia Universidad Javeriana
Vitela
institution Pontificia Universidad Javeriana Cali
repository.name.fl_str_mv Repositorio Vitela
repository.mail.fl_str_mv vitela.mail@javerianacali.edu.co
_version_ 1812095042575138816

Publicaciones similares