Identificación y diseño en FPGA de las funciones críticas para la ejecución en una Workstation del algoritmo para el cálculo de cotas en la transición de fase en el modelo Hard – Core en 2D
El modelo hard-core utilizado en la física estadística para determinar las transiciones de estados de un material gaseoso sirve de base para la elaboración de un algoritmo definido por el Prof. J. C. Vera Ph. D., et al. en [1] que intenta mejorar otros enfoques para el cálculo de las cotas de la act...
- Autores:
-
Salazar Posada, Jaime Andrés
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2017
- Institución:
- Universidad del Valle
- Repositorio:
- Repositorio Digital Univalle
- Idioma:
- spa
- OAI Identifier:
- oai:bibliotecadigital.univalle.edu.co:10893/25823
- Acceso en línea:
- https://hdl.handle.net/10893/25823
- Palabra clave:
- FPGAs (Arreglos analógicos de campo programable)
VHDL (lenguaje descriptivo para equipos de computadores)
Fuga de gases
- Rights
- openAccess
- License
- Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
| Summary: | El modelo hard-core utilizado en la física estadística para determinar las transiciones de estados de un material gaseoso sirve de base para la elaboración de un algoritmo definido por el Prof. J. C. Vera Ph. D., et al. en [1] que intenta mejorar otros enfoques para el cálculo de las cotas de la actividad critica (fugacidad del gas) para partículas de gas modeladas bajo el modelo hard-core. En [1] se demuestra matemáticamente que la actividad critica está en el rango 2.8 < λ > 3.4. El algoritmo planteado esta codificado en lenguaje Matlab® y trabaja satisfactoriamente sin embargo el consumo en tiempo de ejecución crece significativamente cuando se debe procesar un gran número de elementos. En este trabajo de grado se implementa este algoritmo en su totalidad dentro de una FPGA de la familia ARRIA II GX de Intel® con el fin de aumentar el grado de paralelismo del hardware que procesará los datos las cuáles son unas matrices de índices. Se diseñó una arquitectura general y otras variaciones (en reducida medida) de esta arquitectura para definir aspectos claves en el paralelismo y en el control que debe tener este hardware y funciones críticas del algoritmo, que generan cuellos de botella para llegar a un diseño que permita una aceleración de la ejecución del mismo. Al final, se lograron procesar pocas matrices, sin embargo, se identificaron plenamente los errores de diseño y las funciones más críticas. |
|---|