Estudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAs

Magíster en Ingeniería Electrónica y de Computadores

Autores:
Flechas García, David Santiago
Tipo de recurso:
Fecha de publicación:
2014
Institución:
Universidad de los Andes
Repositorio:
Séneca: repositorio Uniandes
Idioma:
spa
OAI Identifier:
oai:repositorio.uniandes.edu.co:1992/12611
Acceso en línea:
http://hdl.handle.net/1992/12611
Palabra clave:
Matrices lógicas programables por el usuario - Investigaciones
Sistemas electrónicos - Investigaciones
Ingeniería
Rights
openAccess
License
https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
id UNIANDES2_fcb3f778615b2dff542aea606fda826c
oai_identifier_str oai:repositorio.uniandes.edu.co:1992/12611
network_acronym_str UNIANDES2
network_name_str Séneca: repositorio Uniandes
repository_id_str
spelling Al consultar y hacer uso de este recurso, está aceptando las condiciones de uso establecidas por los autores.https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfinfo:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Segura Quijano, Fredy Enriquebce73583-d8ba-4926-b851-58728193ee7f400Escobar Juzga, Fernando Adolfo1e728d69-26bb-4bda-84c4-7cc87a5c0e23500García Rozo, Antonio65230338-5a23-4df1-89fa-4107b7c4c0a6500Camargo Bareño, Carlos Iván2039a41b-7e83-4f3b-88ea-4db1b2eac0f3500Flechas García, David Santiago256198fb-c892-443e-8d93-d46c8da790ad5002018-09-28T09:11:05Z2018-09-28T09:11:05Z2014http://hdl.handle.net/1992/12611u686574.pdfinstname:Universidad de los Andesreponame:Repositorio Institucional Sénecarepourl:https://repositorio.uniandes.edu.co/iv, 26 hojasapplication/pdfspaUniandesMaestría en Ingeniería Electrónica y de ComputadoresFacultad de IngenieríaDepartamento de Ingeniería Eléctrica y Electrónicainstname:Universidad de los Andesreponame:Repositorio Institucional SénecaEstudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAsTrabajo de grado - Maestríainfo:eu-repo/semantics/masterThesishttp://purl.org/coar/version/c_970fb48d4fbd8a85Texthttp://purl.org/redcol/resource_type/TMMatrices lógicas programables por el usuario - InvestigacionesSistemas electrónicos - InvestigacionesIngenieríaMagíster en Ingeniería Electrónica y de ComputadoresMaestríaPublicationTHUMBNAILu686574.pdf.jpgu686574.pdf.jpgIM Thumbnailimage/jpeg11164https://repositorio.uniandes.edu.co/bitstreams/e6fa6956-af87-48ab-8ac0-239e8d5b5c18/downloadbabd14e9a310b801c3692c3d6552df59MD55ORIGINALu686574.pdfapplication/pdf3494517https://repositorio.uniandes.edu.co/bitstreams/5ee2163a-1ea6-4b98-b622-3e692c9756d8/download088a685b338286c53116d4fef24c81adMD51TEXTu686574.pdf.txtu686574.pdf.txtExtracted texttext/plain56391https://repositorio.uniandes.edu.co/bitstreams/957b0e53-79ae-4e71-858d-9ea6c29f1ae9/downloadf9aff3a90b7bc602968b6c2a3d3e2bc4MD541992/12611oai:repositorio.uniandes.edu.co:1992/126112023-10-10 18:40:53.745https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfopen.accesshttps://repositorio.uniandes.edu.coRepositorio institucional Sénecaadminrepositorio@uniandes.edu.co
dc.title.es_CO.fl_str_mv Estudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAs
title Estudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAs
spellingShingle Estudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAs
Matrices lógicas programables por el usuario - Investigaciones
Sistemas electrónicos - Investigaciones
Ingeniería
title_short Estudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAs
title_full Estudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAs
title_fullStr Estudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAs
title_full_unstemmed Estudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAs
title_sort Estudio e implementación de una metodología para reconfiguración parcial dinámica en FPGAs
dc.creator.fl_str_mv Flechas García, David Santiago
dc.contributor.advisor.none.fl_str_mv Segura Quijano, Fredy Enrique
Escobar Juzga, Fernando Adolfo
García Rozo, Antonio
Camargo Bareño, Carlos Iván
dc.contributor.author.none.fl_str_mv Flechas García, David Santiago
dc.subject.keyword.es_CO.fl_str_mv Matrices lógicas programables por el usuario - Investigaciones
Sistemas electrónicos - Investigaciones
topic Matrices lógicas programables por el usuario - Investigaciones
Sistemas electrónicos - Investigaciones
Ingeniería
dc.subject.themes.none.fl_str_mv Ingeniería
description Magíster en Ingeniería Electrónica y de Computadores
publishDate 2014
dc.date.issued.none.fl_str_mv 2014
dc.date.accessioned.none.fl_str_mv 2018-09-28T09:11:05Z
dc.date.available.none.fl_str_mv 2018-09-28T09:11:05Z
dc.type.spa.fl_str_mv Trabajo de grado - Maestría
dc.type.coarversion.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.driver.spa.fl_str_mv info:eu-repo/semantics/masterThesis
dc.type.content.spa.fl_str_mv Text
dc.type.redcol.spa.fl_str_mv http://purl.org/redcol/resource_type/TM
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/1992/12611
dc.identifier.pdf.none.fl_str_mv u686574.pdf
dc.identifier.instname.spa.fl_str_mv instname:Universidad de los Andes
dc.identifier.reponame.spa.fl_str_mv reponame:Repositorio Institucional Séneca
dc.identifier.repourl.spa.fl_str_mv repourl:https://repositorio.uniandes.edu.co/
url http://hdl.handle.net/1992/12611
identifier_str_mv u686574.pdf
instname:Universidad de los Andes
reponame:Repositorio Institucional Séneca
repourl:https://repositorio.uniandes.edu.co/
dc.language.iso.es_CO.fl_str_mv spa
language spa
dc.rights.uri.*.fl_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
dc.rights.accessrights.spa.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.coar.spa.fl_str_mv http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.extent.es_CO.fl_str_mv iv, 26 hojas
dc.format.mimetype.es_CO.fl_str_mv application/pdf
dc.publisher.es_CO.fl_str_mv Uniandes
dc.publisher.program.es_CO.fl_str_mv Maestría en Ingeniería Electrónica y de Computadores
dc.publisher.faculty.es_CO.fl_str_mv Facultad de Ingeniería
dc.publisher.department.es_CO.fl_str_mv Departamento de Ingeniería Eléctrica y Electrónica
dc.source.es_CO.fl_str_mv instname:Universidad de los Andes
reponame:Repositorio Institucional Séneca
instname_str Universidad de los Andes
institution Universidad de los Andes
reponame_str Repositorio Institucional Séneca
collection Repositorio Institucional Séneca
bitstream.url.fl_str_mv https://repositorio.uniandes.edu.co/bitstreams/e6fa6956-af87-48ab-8ac0-239e8d5b5c18/download
https://repositorio.uniandes.edu.co/bitstreams/5ee2163a-1ea6-4b98-b622-3e692c9756d8/download
https://repositorio.uniandes.edu.co/bitstreams/957b0e53-79ae-4e71-858d-9ea6c29f1ae9/download
bitstream.checksum.fl_str_mv babd14e9a310b801c3692c3d6552df59
088a685b338286c53116d4fef24c81ad
f9aff3a90b7bc602968b6c2a3d3e2bc4
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositorio institucional Séneca
repository.mail.fl_str_mv adminrepositorio@uniandes.edu.co
_version_ 1818111951367045120

Publicaciones similares