Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V (2021)
Este trabajo presenta el proceso de desarrollo de un núcleo de procesador basado en el conjunto de instrucción RISC-V. El núcleo Core101 fue desarrollado para soportar el conjunto de instrucción RISC-V en su especificación RV32I. Core101 presenta un pipeline de seis etapas e incluye optimizaciones como lo son un predictor dinámico de ramas y adelantamiento de datos. Adicionalmente se tiene que este núcleo fue desplegado en una tarjeta de desarrollo FPGA.