Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V
Este trabajo presenta el proceso de desarrollo de un núcleo de procesador basado en el conjunto de instrucción RISC-V. El núcleo Core101 fue desarrollado para soportar el conjunto de instrucción RISC-V en su especificación RV32I. Core101 presenta un pipeline de seis etapas e incluye optimizaciones c...
- Autores:
-
Rocha Pacheco, Nicolás
- Tipo de recurso:
- Fecha de publicación:
- 2021
- Institución:
- Universidad de los Andes
- Repositorio:
- Séneca: repositorio Uniandes
- Idioma:
- spa
- OAI Identifier:
- oai:repositorio.uniandes.edu.co:1992/53928
- Acceso en línea:
- http://hdl.handle.net/1992/53928
- Palabra clave:
- Matrices lógicas programables por el usuario
Procesamiento electrónico de datos
Arquitectura de computadores
Ingeniería
- Rights
- openAccess
- License
- https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
| id |
UNIANDES2_c185e842f319e95dda42df8dc46f8067 |
|---|---|
| oai_identifier_str |
oai:repositorio.uniandes.edu.co:1992/53928 |
| network_acronym_str |
UNIANDES2 |
| network_name_str |
Séneca: repositorio Uniandes |
| repository_id_str |
|
| spelling |
Al consultar y hacer uso de este recurso, está aceptando las condiciones de uso establecidas por los autores.https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfinfo:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Escobar Juzga, Fernando Adolfo1e728d69-26bb-4bda-84c4-7cc87a5c0e23500Segura Quijano, Fredy Enriquevirtual::16636-1Rocha Pacheco, Nicolás43d9f9f4-7efb-4d0b-b28f-61ce8442b307400Higuera Arias, CarolinaCamargo Bareño, Carlos Iván2021-11-03T16:49:44Z2021-11-03T16:49:44Z2021http://hdl.handle.net/1992/5392824975.pdfinstname:Universidad de los Andesreponame:Repositorio Institucional Sénecarepourl:https://repositorio.uniandes.edu.co/Este trabajo presenta el proceso de desarrollo de un núcleo de procesador basado en el conjunto de instrucción RISC-V. El núcleo Core101 fue desarrollado para soportar el conjunto de instrucción RISC-V en su especificación RV32I. Core101 presenta un pipeline de seis etapas e incluye optimizaciones como lo son un predictor dinámico de ramas y adelantamiento de datos. Adicionalmente se tiene que este núcleo fue desplegado en una tarjeta de desarrollo FPGA.This work presents de development methodology for a processor core bases on the RISC-V instruction set. Core101 was developed to support the RISC-V instruction set on its RV32I specification. Core101 presents a six-stage pipeline and includes optimizations such as a dynamic branch predictor and data forwarding. Core101 was also deployed on a FPGA development board.Magíster en Ingeniería Electrónica y de ComputadoresMaestría75 páginasapplication/pdfspaUniversidad de los AndesMaestría en Ingeniería Electrónica y de ComputadoresFacultad de IngenieríaDepartamento de Ingeniería Eléctrica y ElectrónicaDiseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-VTrabajo de grado - Maestríainfo:eu-repo/semantics/masterThesishttp://purl.org/coar/version/c_970fb48d4fbd8a85Texthttp://purl.org/redcol/resource_type/TMMatrices lógicas programables por el usuarioProcesamiento electrónico de datosArquitectura de computadoresIngeniería201513563Publicationhttps://scholar.google.es/citations?user=xw2k1CIAAAAJvirtual::16636-10000-0001-7757-1432virtual::16636-1https://scienti.minciencias.gov.co/cvlac/visualizador/generarCurriculoCv.do?cod_rh=0000051497virtual::16636-17684cb09-6991-4ac4-aff9-b29fe065439fvirtual::16636-17684cb09-6991-4ac4-aff9-b29fe065439fvirtual::16636-1ORIGINAL24975.pdfapplication/pdf1243055https://repositorio.uniandes.edu.co/bitstreams/c6eec135-7700-44e0-9023-760aeca23127/downloada8020162b67febb28328779f5e205505MD51THUMBNAIL24975.pdf.jpg24975.pdf.jpgIM Thumbnailimage/jpeg8271https://repositorio.uniandes.edu.co/bitstreams/d16921d8-8a80-4715-aa2e-37faa6144010/downloadf69e0f12962137d2252554e5fa3c77d7MD55TEXT24975.pdf.txt24975.pdf.txtExtracted texttext/plain150176https://repositorio.uniandes.edu.co/bitstreams/52453cd5-9bc1-451c-8a4b-ed41f0b8e2ed/download681993a00575aea9262258a83d325964MD541992/53928oai:repositorio.uniandes.edu.co:1992/539282024-03-13 15:46:50.074https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfopen.accesshttps://repositorio.uniandes.edu.coRepositorio institucional Sénecaadminrepositorio@uniandes.edu.co |
| dc.title.spa.fl_str_mv |
Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V |
| title |
Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V |
| spellingShingle |
Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V Matrices lógicas programables por el usuario Procesamiento electrónico de datos Arquitectura de computadores Ingeniería |
| title_short |
Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V |
| title_full |
Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V |
| title_fullStr |
Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V |
| title_full_unstemmed |
Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V |
| title_sort |
Diseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-V |
| dc.creator.fl_str_mv |
Rocha Pacheco, Nicolás |
| dc.contributor.advisor.none.fl_str_mv |
Escobar Juzga, Fernando Adolfo Segura Quijano, Fredy Enrique |
| dc.contributor.author.none.fl_str_mv |
Rocha Pacheco, Nicolás |
| dc.contributor.jury.none.fl_str_mv |
Higuera Arias, Carolina Camargo Bareño, Carlos Iván |
| dc.subject.armarc.none.fl_str_mv |
Matrices lógicas programables por el usuario Procesamiento electrónico de datos Arquitectura de computadores |
| topic |
Matrices lógicas programables por el usuario Procesamiento electrónico de datos Arquitectura de computadores Ingeniería |
| dc.subject.themes.none.fl_str_mv |
Ingeniería |
| description |
Este trabajo presenta el proceso de desarrollo de un núcleo de procesador basado en el conjunto de instrucción RISC-V. El núcleo Core101 fue desarrollado para soportar el conjunto de instrucción RISC-V en su especificación RV32I. Core101 presenta un pipeline de seis etapas e incluye optimizaciones como lo son un predictor dinámico de ramas y adelantamiento de datos. Adicionalmente se tiene que este núcleo fue desplegado en una tarjeta de desarrollo FPGA. |
| publishDate |
2021 |
| dc.date.accessioned.none.fl_str_mv |
2021-11-03T16:49:44Z |
| dc.date.available.none.fl_str_mv |
2021-11-03T16:49:44Z |
| dc.date.issued.none.fl_str_mv |
2021 |
| dc.type.spa.fl_str_mv |
Trabajo de grado - Maestría |
| dc.type.coarversion.fl_str_mv |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
| dc.type.driver.spa.fl_str_mv |
info:eu-repo/semantics/masterThesis |
| dc.type.content.spa.fl_str_mv |
Text |
| dc.type.redcol.spa.fl_str_mv |
http://purl.org/redcol/resource_type/TM |
| dc.identifier.uri.none.fl_str_mv |
http://hdl.handle.net/1992/53928 |
| dc.identifier.pdf.none.fl_str_mv |
24975.pdf |
| dc.identifier.instname.spa.fl_str_mv |
instname:Universidad de los Andes |
| dc.identifier.reponame.spa.fl_str_mv |
reponame:Repositorio Institucional Séneca |
| dc.identifier.repourl.spa.fl_str_mv |
repourl:https://repositorio.uniandes.edu.co/ |
| url |
http://hdl.handle.net/1992/53928 |
| identifier_str_mv |
24975.pdf instname:Universidad de los Andes reponame:Repositorio Institucional Séneca repourl:https://repositorio.uniandes.edu.co/ |
| dc.language.iso.none.fl_str_mv |
spa |
| language |
spa |
| dc.rights.uri.*.fl_str_mv |
https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf |
| dc.rights.accessrights.spa.fl_str_mv |
info:eu-repo/semantics/openAccess |
| dc.rights.coar.spa.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
| rights_invalid_str_mv |
https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf http://purl.org/coar/access_right/c_abf2 |
| eu_rights_str_mv |
openAccess |
| dc.format.extent.none.fl_str_mv |
75 páginas |
| dc.format.mimetype.none.fl_str_mv |
application/pdf |
| dc.publisher.none.fl_str_mv |
Universidad de los Andes |
| dc.publisher.program.none.fl_str_mv |
Maestría en Ingeniería Electrónica y de Computadores |
| dc.publisher.faculty.none.fl_str_mv |
Facultad de Ingeniería |
| dc.publisher.department.none.fl_str_mv |
Departamento de Ingeniería Eléctrica y Electrónica |
| publisher.none.fl_str_mv |
Universidad de los Andes |
| institution |
Universidad de los Andes |
| bitstream.url.fl_str_mv |
https://repositorio.uniandes.edu.co/bitstreams/c6eec135-7700-44e0-9023-760aeca23127/download https://repositorio.uniandes.edu.co/bitstreams/d16921d8-8a80-4715-aa2e-37faa6144010/download https://repositorio.uniandes.edu.co/bitstreams/52453cd5-9bc1-451c-8a4b-ed41f0b8e2ed/download |
| bitstream.checksum.fl_str_mv |
a8020162b67febb28328779f5e205505 f69e0f12962137d2252554e5fa3c77d7 681993a00575aea9262258a83d325964 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
| repository.name.fl_str_mv |
Repositorio institucional Séneca |
| repository.mail.fl_str_mv |
adminrepositorio@uniandes.edu.co |
| _version_ |
1818112053819211776 |