Una implementación de HPS y FPGA para rover de exploración marciana
Este proyecto aborda una metodología específica de codiseño para el circuito integrado Cyclone V, el cual tiene capacidades para configurar hardware por medio de la sintetización en FPGA, al igual que cuenta con un procesador de dos núcleos. Estos dos sistemas se encuentran embebidos en el mismo sil...
- Autores:
-
Luepke Prieto, Franz Kevin
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2021
- Institución:
- Universidad de los Andes
- Repositorio:
- Séneca: repositorio Uniandes
- Idioma:
- spa
- OAI Identifier:
- oai:repositorio.uniandes.edu.co:1992/53868
- Acceso en línea:
- http://hdl.handle.net/1992/53868
- Palabra clave:
- Sistemas embebidos
Matrices lógicas programables por el usuario
Robótica
Ingeniería
- Rights
- openAccess
- License
- https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
| id |
UNIANDES2_ac4421f451455d6ea4e129af32969677 |
|---|---|
| oai_identifier_str |
oai:repositorio.uniandes.edu.co:1992/53868 |
| network_acronym_str |
UNIANDES2 |
| network_name_str |
Séneca: repositorio Uniandes |
| repository_id_str |
|
| spelling |
Al consultar y hacer uso de este recurso, está aceptando las condiciones de uso establecidas por los autores.https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfinfo:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Rodríguez Barajas, Josnelihurt6005ff12-9b39-4fea-a958-a4e3cc2fe0fa500Escobar Juzga, Fernando Adolfo1e728d69-26bb-4bda-84c4-7cc87a5c0e23500Rocha Pacheco, Nicolásac09335c-b8f4-440e-9d56-85f76e4b0d84400Segura Quijano, Fredy Enriquevirtual::3175-1Luepke Prieto, Franz Kevin9b1ab255-b025-48a3-9fac-0d9c4c364e14500Guerrero Hurtado, Mauricio2021-11-03T16:45:24Z2021-11-03T16:45:24Z2021http://hdl.handle.net/1992/5386824898.pdfinstname:Universidad de los Andesreponame:Repositorio Institucional Sénecarepourl:https://repositorio.uniandes.edu.co/Este proyecto aborda una metodología específica de codiseño para el circuito integrado Cyclone V, el cual tiene capacidades para configurar hardware por medio de la sintetización en FPGA, al igual que cuenta con un procesador de dos núcleos. Estos dos sistemas se encuentran embebidos en el mismo silicio por me dio de la tecnología SoC (System on Chip). Adicional a esto, el integrado cuenta con periféricos y buses de datos para lograr una conexión muy estable y veloz entre ambas secciones principales, además de dar la capacidad del uso de distintos protocolos de comunicación.This project addresses a specific co-design methodology for the Cyclone V integrated circuit, which has capabilities to configure hardware through FPGA synthesis, as well as a dual-core processor. These two systems are embedded in the same silicon by means of SoC (System on Chip) technology. In addition to this, the integrated has peripherals and data buses to achieve a very stable and fast connection between both main sections, in addition to giving the ability to use different communication protocols.Ingeniero ElectrónicoPregrado30 páginasapplication/pdfspaUniversidad de los AndesIngeniería ElectrónicaFacultad de IngenieríaDepartamento de Ingeniería Eléctrica y ElectrónicaUna implementación de HPS y FPGA para rover de exploración marcianaTrabajo de grado - Pregradoinfo:eu-repo/semantics/bachelorThesishttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_970fb48d4fbd8a85Texthttp://purl.org/redcol/resource_type/TPSistemas embebidosMatrices lógicas programables por el usuarioRobóticaIngeniería201210752Publicationhttps://scholar.google.es/citations?user=xw2k1CIAAAAJvirtual::3175-10000-0001-7757-1432virtual::3175-1https://scienti.minciencias.gov.co/cvlac/visualizador/generarCurriculoCv.do?cod_rh=0000051497virtual::3175-17684cb09-6991-4ac4-aff9-b29fe065439fvirtual::3175-17684cb09-6991-4ac4-aff9-b29fe065439fvirtual::3175-1ORIGINAL24898.pdfapplication/pdf4501211https://repositorio.uniandes.edu.co/bitstreams/e2695190-026b-44a0-bb36-3aa9db35c6dc/download8f5cae52af0876a4a50c649f30970669MD51TEXT24898.pdf.txt24898.pdf.txtExtracted texttext/plain60642https://repositorio.uniandes.edu.co/bitstreams/fb7936e7-4056-4d32-8440-119058450f61/download9a2d4267dc87b7426a76be2cb07917bfMD54THUMBNAIL24898.pdf.jpg24898.pdf.jpgIM Thumbnailimage/jpeg11346https://repositorio.uniandes.edu.co/bitstreams/840e0799-c97b-41cf-bba9-1874605ad128/downloade684dd94c00558ba0c74f538a2e5cd6cMD551992/53868oai:repositorio.uniandes.edu.co:1992/538682024-03-13 12:22:24.325https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfopen.accesshttps://repositorio.uniandes.edu.coRepositorio institucional Sénecaadminrepositorio@uniandes.edu.co |
| dc.title.spa.fl_str_mv |
Una implementación de HPS y FPGA para rover de exploración marciana |
| title |
Una implementación de HPS y FPGA para rover de exploración marciana |
| spellingShingle |
Una implementación de HPS y FPGA para rover de exploración marciana Sistemas embebidos Matrices lógicas programables por el usuario Robótica Ingeniería |
| title_short |
Una implementación de HPS y FPGA para rover de exploración marciana |
| title_full |
Una implementación de HPS y FPGA para rover de exploración marciana |
| title_fullStr |
Una implementación de HPS y FPGA para rover de exploración marciana |
| title_full_unstemmed |
Una implementación de HPS y FPGA para rover de exploración marciana |
| title_sort |
Una implementación de HPS y FPGA para rover de exploración marciana |
| dc.creator.fl_str_mv |
Luepke Prieto, Franz Kevin |
| dc.contributor.advisor.none.fl_str_mv |
Rodríguez Barajas, Josnelihurt Escobar Juzga, Fernando Adolfo Rocha Pacheco, Nicolás Segura Quijano, Fredy Enrique |
| dc.contributor.author.none.fl_str_mv |
Luepke Prieto, Franz Kevin |
| dc.contributor.jury.none.fl_str_mv |
Guerrero Hurtado, Mauricio |
| dc.subject.armarc.none.fl_str_mv |
Sistemas embebidos Matrices lógicas programables por el usuario Robótica |
| topic |
Sistemas embebidos Matrices lógicas programables por el usuario Robótica Ingeniería |
| dc.subject.themes.none.fl_str_mv |
Ingeniería |
| description |
Este proyecto aborda una metodología específica de codiseño para el circuito integrado Cyclone V, el cual tiene capacidades para configurar hardware por medio de la sintetización en FPGA, al igual que cuenta con un procesador de dos núcleos. Estos dos sistemas se encuentran embebidos en el mismo silicio por me dio de la tecnología SoC (System on Chip). Adicional a esto, el integrado cuenta con periféricos y buses de datos para lograr una conexión muy estable y veloz entre ambas secciones principales, además de dar la capacidad del uso de distintos protocolos de comunicación. |
| publishDate |
2021 |
| dc.date.accessioned.none.fl_str_mv |
2021-11-03T16:45:24Z |
| dc.date.available.none.fl_str_mv |
2021-11-03T16:45:24Z |
| dc.date.issued.none.fl_str_mv |
2021 |
| dc.type.spa.fl_str_mv |
Trabajo de grado - Pregrado |
| dc.type.coarversion.fl_str_mv |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
| dc.type.driver.spa.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
| dc.type.coar.spa.fl_str_mv |
http://purl.org/coar/resource_type/c_7a1f |
| dc.type.content.spa.fl_str_mv |
Text |
| dc.type.redcol.spa.fl_str_mv |
http://purl.org/redcol/resource_type/TP |
| format |
http://purl.org/coar/resource_type/c_7a1f |
| dc.identifier.uri.none.fl_str_mv |
http://hdl.handle.net/1992/53868 |
| dc.identifier.pdf.none.fl_str_mv |
24898.pdf |
| dc.identifier.instname.spa.fl_str_mv |
instname:Universidad de los Andes |
| dc.identifier.reponame.spa.fl_str_mv |
reponame:Repositorio Institucional Séneca |
| dc.identifier.repourl.spa.fl_str_mv |
repourl:https://repositorio.uniandes.edu.co/ |
| url |
http://hdl.handle.net/1992/53868 |
| identifier_str_mv |
24898.pdf instname:Universidad de los Andes reponame:Repositorio Institucional Séneca repourl:https://repositorio.uniandes.edu.co/ |
| dc.language.iso.none.fl_str_mv |
spa |
| language |
spa |
| dc.rights.uri.*.fl_str_mv |
https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf |
| dc.rights.accessrights.spa.fl_str_mv |
info:eu-repo/semantics/openAccess |
| dc.rights.coar.spa.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
| rights_invalid_str_mv |
https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf http://purl.org/coar/access_right/c_abf2 |
| eu_rights_str_mv |
openAccess |
| dc.format.extent.none.fl_str_mv |
30 páginas |
| dc.format.mimetype.none.fl_str_mv |
application/pdf |
| dc.publisher.none.fl_str_mv |
Universidad de los Andes |
| dc.publisher.program.none.fl_str_mv |
Ingeniería Electrónica |
| dc.publisher.faculty.none.fl_str_mv |
Facultad de Ingeniería |
| dc.publisher.department.none.fl_str_mv |
Departamento de Ingeniería Eléctrica y Electrónica |
| publisher.none.fl_str_mv |
Universidad de los Andes |
| institution |
Universidad de los Andes |
| bitstream.url.fl_str_mv |
https://repositorio.uniandes.edu.co/bitstreams/e2695190-026b-44a0-bb36-3aa9db35c6dc/download https://repositorio.uniandes.edu.co/bitstreams/fb7936e7-4056-4d32-8440-119058450f61/download https://repositorio.uniandes.edu.co/bitstreams/840e0799-c97b-41cf-bba9-1874605ad128/download |
| bitstream.checksum.fl_str_mv |
8f5cae52af0876a4a50c649f30970669 9a2d4267dc87b7426a76be2cb07917bf e684dd94c00558ba0c74f538a2e5cd6c |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
| repository.name.fl_str_mv |
Repositorio institucional Séneca |
| repository.mail.fl_str_mv |
adminrepositorio@uniandes.edu.co |
| _version_ |
1808390203274952704 |