Diseño de unidad I.P de punto flotante de doble precisión

Este Proyecto de grado trata las arquitecturas para sumadores, multiplicadores y divisores enteros, y su incorporación en una unidad de aritmética de punto flotante de 64 bits, para ser implantada en una FPGA. El trabajo explora el estado del arte de las arquitecturas para estas operaciones básicas,...

Full description

Autores:
Amorocho Durán, Juan Pablo
Tipo de recurso:
Trabajo de grado de pregrado
Fecha de publicación:
2003
Institución:
Universidad de los Andes
Repositorio:
Séneca: repositorio Uniandes
Idioma:
spa
OAI Identifier:
oai:repositorio.uniandes.edu.co:1992/15960
Acceso en línea:
http://hdl.handle.net/1992/15960
Palabra clave:
Aritmética de computación y unidades lógicas
Aritmética de punto flotante
Cálculo numérico
Ingeniería
Rights
openAccess
License
https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
id UNIANDES2_92045f5786d7b9d2aa80a3ce6ee0c62e
oai_identifier_str oai:repositorio.uniandes.edu.co:1992/15960
network_acronym_str UNIANDES2
network_name_str Séneca: repositorio Uniandes
repository_id_str
spelling Al consultar y hacer uso de este recurso, está aceptando las condiciones de uso establecidas por los autores.https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfinfo:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Segura Quijano, Fredy Enriquebce73583-d8ba-4926-b851-58728193ee7f400García Gómez, Rafael Armandof82473db-b14b-432c-af54-9eb3b36daa9d400Amorocho Durán, Juan Pablof60d0f9d-3e39-43a5-81f6-c6be7c52a8775002018-09-28T13:26:36Z2018-09-28T13:26:36Z2003http://hdl.handle.net/1992/15960u239835.pdfinstname:Universidad de los Andesreponame:Repositorio Institucional Sénecarepourl:https://repositorio.uniandes.edu.co/Este Proyecto de grado trata las arquitecturas para sumadores, multiplicadores y divisores enteros, y su incorporación en una unidad de aritmética de punto flotante de 64 bits, para ser implantada en una FPGA. El trabajo explora el estado del arte de las arquitecturas para estas operaciones básicas, al mismo tiempo repasa a la teoría de la representación de punto flotante y el funcionamiento de su aritmética. El resultado final de este proyecto de grado fue la creación de un núcleo de propiedad intelectual (I.P.) tipo caja negra y una descripción VHDL de las operaciones aritméticas básicas en punto flotante. Un resultado intermedio fue la elaboración de un programa para generación automática de sumadores enteros tipo KS y multiplicadores del tipo directo lineal. La conclusión más significativa es el hecho que una FPGA no es apta para la implantación de dicha unidad de punto flotante debido a la arquitectura preestablecida de este dispositivo lógico programable.Ingeniero ElectrónicoPregrado57 hojasapplication/pdfspaUniandesIngeniería ElectrónicaFacultad de IngenieríaDepartamento de Ingeniería Eléctrica y Electrónicainstname:Universidad de los Andesreponame:Repositorio Institucional SénecaDiseño de unidad I.P de punto flotante de doble precisiónTrabajo de grado - Pregradoinfo:eu-repo/semantics/bachelorThesishttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_970fb48d4fbd8a85Texthttp://purl.org/redcol/resource_type/TPAritmética de computación y unidades lógicasAritmética de punto flotanteCálculo numéricoIngenieríaPublicationORIGINALu239835.pdfapplication/pdf331754https://repositorio.uniandes.edu.co/bitstreams/b0ab19e8-d265-4843-bf02-cf0aa371b32e/downloadf77767dbbf6587b03f189803c2f30e56MD51THUMBNAILu239835.pdf.jpgu239835.pdf.jpgIM Thumbnailimage/jpeg4054https://repositorio.uniandes.edu.co/bitstreams/622256d6-ebc4-4224-8175-676d1e769505/download17ea8eeaa73483e03041afe263b587a7MD55TEXTu239835.pdf.txtu239835.pdf.txtExtracted texttext/plain65684https://repositorio.uniandes.edu.co/bitstreams/15943d73-7d1c-4c72-be8c-f1a804aee1f6/download174a2fbe85e6ace06b92d05055fca9c4MD541992/15960oai:repositorio.uniandes.edu.co:1992/159602023-10-10 19:17:19.732https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfopen.accesshttps://repositorio.uniandes.edu.coRepositorio institucional Sénecaadminrepositorio@uniandes.edu.co
dc.title.es_CO.fl_str_mv Diseño de unidad I.P de punto flotante de doble precisión
title Diseño de unidad I.P de punto flotante de doble precisión
spellingShingle Diseño de unidad I.P de punto flotante de doble precisión
Aritmética de computación y unidades lógicas
Aritmética de punto flotante
Cálculo numérico
Ingeniería
title_short Diseño de unidad I.P de punto flotante de doble precisión
title_full Diseño de unidad I.P de punto flotante de doble precisión
title_fullStr Diseño de unidad I.P de punto flotante de doble precisión
title_full_unstemmed Diseño de unidad I.P de punto flotante de doble precisión
title_sort Diseño de unidad I.P de punto flotante de doble precisión
dc.creator.fl_str_mv Amorocho Durán, Juan Pablo
dc.contributor.advisor.none.fl_str_mv Segura Quijano, Fredy Enrique
García Gómez, Rafael Armando
dc.contributor.author.none.fl_str_mv Amorocho Durán, Juan Pablo
dc.subject.keyword.es_CO.fl_str_mv Aritmética de computación y unidades lógicas
Aritmética de punto flotante
Cálculo numérico
topic Aritmética de computación y unidades lógicas
Aritmética de punto flotante
Cálculo numérico
Ingeniería
dc.subject.themes.none.fl_str_mv Ingeniería
description Este Proyecto de grado trata las arquitecturas para sumadores, multiplicadores y divisores enteros, y su incorporación en una unidad de aritmética de punto flotante de 64 bits, para ser implantada en una FPGA. El trabajo explora el estado del arte de las arquitecturas para estas operaciones básicas, al mismo tiempo repasa a la teoría de la representación de punto flotante y el funcionamiento de su aritmética. El resultado final de este proyecto de grado fue la creación de un núcleo de propiedad intelectual (I.P.) tipo caja negra y una descripción VHDL de las operaciones aritméticas básicas en punto flotante. Un resultado intermedio fue la elaboración de un programa para generación automática de sumadores enteros tipo KS y multiplicadores del tipo directo lineal. La conclusión más significativa es el hecho que una FPGA no es apta para la implantación de dicha unidad de punto flotante debido a la arquitectura preestablecida de este dispositivo lógico programable.
publishDate 2003
dc.date.issued.none.fl_str_mv 2003
dc.date.accessioned.none.fl_str_mv 2018-09-28T13:26:36Z
dc.date.available.none.fl_str_mv 2018-09-28T13:26:36Z
dc.type.spa.fl_str_mv Trabajo de grado - Pregrado
dc.type.coarversion.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.driver.spa.fl_str_mv info:eu-repo/semantics/bachelorThesis
dc.type.coar.spa.fl_str_mv http://purl.org/coar/resource_type/c_7a1f
dc.type.content.spa.fl_str_mv Text
dc.type.redcol.spa.fl_str_mv http://purl.org/redcol/resource_type/TP
format http://purl.org/coar/resource_type/c_7a1f
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/1992/15960
dc.identifier.pdf.none.fl_str_mv u239835.pdf
dc.identifier.instname.spa.fl_str_mv instname:Universidad de los Andes
dc.identifier.reponame.spa.fl_str_mv reponame:Repositorio Institucional Séneca
dc.identifier.repourl.spa.fl_str_mv repourl:https://repositorio.uniandes.edu.co/
url http://hdl.handle.net/1992/15960
identifier_str_mv u239835.pdf
instname:Universidad de los Andes
reponame:Repositorio Institucional Séneca
repourl:https://repositorio.uniandes.edu.co/
dc.language.iso.es_CO.fl_str_mv spa
language spa
dc.rights.uri.*.fl_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
dc.rights.accessrights.spa.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.coar.spa.fl_str_mv http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.extent.es_CO.fl_str_mv 57 hojas
dc.format.mimetype.es_CO.fl_str_mv application/pdf
dc.publisher.es_CO.fl_str_mv Uniandes
dc.publisher.program.es_CO.fl_str_mv Ingeniería Electrónica
dc.publisher.faculty.es_CO.fl_str_mv Facultad de Ingeniería
dc.publisher.department.es_CO.fl_str_mv Departamento de Ingeniería Eléctrica y Electrónica
dc.source.es_CO.fl_str_mv instname:Universidad de los Andes
reponame:Repositorio Institucional Séneca
instname_str Universidad de los Andes
institution Universidad de los Andes
reponame_str Repositorio Institucional Séneca
collection Repositorio Institucional Séneca
bitstream.url.fl_str_mv https://repositorio.uniandes.edu.co/bitstreams/b0ab19e8-d265-4843-bf02-cf0aa371b32e/download
https://repositorio.uniandes.edu.co/bitstreams/622256d6-ebc4-4224-8175-676d1e769505/download
https://repositorio.uniandes.edu.co/bitstreams/15943d73-7d1c-4c72-be8c-f1a804aee1f6/download
bitstream.checksum.fl_str_mv f77767dbbf6587b03f189803c2f30e56
17ea8eeaa73483e03041afe263b587a7
174a2fbe85e6ace06b92d05055fca9c4
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositorio institucional Séneca
repository.mail.fl_str_mv adminrepositorio@uniandes.edu.co
_version_ 1812134044744286208