Diseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DC

Magíster en Ingeniería Eléctrica

Autores:
Gutiérrez Galeano, Alonso
Tipo de recurso:
Fecha de publicación:
2013
Institución:
Universidad de los Andes
Repositorio:
Séneca: repositorio Uniandes
Idioma:
spa
OAI Identifier:
oai:repositorio.uniandes.edu.co:1992/11937
Acceso en línea:
http://hdl.handle.net/1992/11937
Palabra clave:
Diseño de circuitos electrónicos
Circuitos lógicos - Métodos de simulación
Ingeniería
Rights
openAccess
License
https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
id UNIANDES2_7497089d4c5deab7a92f08d4fc9f3857
oai_identifier_str oai:repositorio.uniandes.edu.co:1992/11937
network_acronym_str UNIANDES2
network_name_str Séneca: repositorio Uniandes
repository_id_str
spelling Al consultar y hacer uso de este recurso, está aceptando las condiciones de uso establecidas por los autores.https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfinfo:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Jiménez Vargas, José Fernandoc1cdb8df-bf77-4fb8-864a-f179b64984cf400Gutiérrez Galeano, Alonso8628500Casallas Gutiérrez, RubbySegura Quijano, Fredy Enrique2018-09-28T08:22:46Z2018-09-28T08:22:46Z2013http://hdl.handle.net/1992/11937u628090.pdfinstname:Universidad de los Andesreponame:Repositorio Institucional Sénecarepourl:https://repositorio.uniandes.edu.co/80 hojasapplication/pdfspainstname:Universidad de los Andesreponame:Repositorio Institucional SénecaDiseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DCTrabajo de grado - Maestríainfo:eu-repo/semantics/masterThesishttp://purl.org/coar/version/c_970fb48d4fbd8a85Texthttp://purl.org/redcol/resource_type/TMMaestría en Ingeniería EléctricaFacultad de IngenieríaDepartamento de Ingeniería Eléctrica y ElectrónicaDiseño de circuitos electrónicosCircuitos lógicos - Métodos de simulaciónIngenieríaMagíster en Ingeniería EléctricaMaestríaPublicationORIGINALu628090.pdfapplication/pdf4702208https://repositorio.uniandes.edu.co/bitstreams/b212513c-bdac-4948-a50f-31780b24d111/download66b119f947ae0522177b0a19d5bf5fecMD51TEXTu628090.pdf.txtu628090.pdf.txtExtracted texttext/plain54065https://repositorio.uniandes.edu.co/bitstreams/e22bd540-5e9c-4430-af4b-3dccca175726/download44cab26db904ae7cc43b7a8229e7e18dMD54THUMBNAILu628090.pdf.jpgu628090.pdf.jpgIM Thumbnailimage/jpeg11011https://repositorio.uniandes.edu.co/bitstreams/ad682dfc-4c80-48ef-bf42-216b4c19bbff/download5ff1662b2be31a35facec0b7a3227267MD551992/11937oai:repositorio.uniandes.edu.co:1992/119372023-10-10 19:28:53.292https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfopen.accesshttps://repositorio.uniandes.edu.coRepositorio institucional Sénecaadminrepositorio@uniandes.edu.co
dc.title.es_CO.fl_str_mv Diseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DC
title Diseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DC
spellingShingle Diseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DC
Diseño de circuitos electrónicos
Circuitos lógicos - Métodos de simulación
Ingeniería
title_short Diseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DC
title_full Diseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DC
title_fullStr Diseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DC
title_full_unstemmed Diseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DC
title_sort Diseño y verificación con la metodología HiLeS de controladores basados en FPGA para la segmentación de potencia en estructuras modulares de convertidores DC-DC
dc.creator.fl_str_mv Gutiérrez Galeano, Alonso
dc.contributor.advisor.none.fl_str_mv Jiménez Vargas, José Fernando
dc.contributor.author.none.fl_str_mv Gutiérrez Galeano, Alonso
dc.contributor.jury.none.fl_str_mv Casallas Gutiérrez, Rubby
Segura Quijano, Fredy Enrique
dc.subject.keyword.es_CO.fl_str_mv Diseño de circuitos electrónicos
Circuitos lógicos - Métodos de simulación
topic Diseño de circuitos electrónicos
Circuitos lógicos - Métodos de simulación
Ingeniería
dc.subject.themes.none.fl_str_mv Ingeniería
description Magíster en Ingeniería Eléctrica
publishDate 2013
dc.date.issued.none.fl_str_mv 2013
dc.date.accessioned.none.fl_str_mv 2018-09-28T08:22:46Z
dc.date.available.none.fl_str_mv 2018-09-28T08:22:46Z
dc.type.spa.fl_str_mv Trabajo de grado - Maestría
dc.type.coarversion.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.driver.spa.fl_str_mv info:eu-repo/semantics/masterThesis
dc.type.content.spa.fl_str_mv Text
dc.type.redcol.spa.fl_str_mv http://purl.org/redcol/resource_type/TM
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/1992/11937
dc.identifier.pdf.none.fl_str_mv u628090.pdf
dc.identifier.instname.spa.fl_str_mv instname:Universidad de los Andes
dc.identifier.reponame.spa.fl_str_mv reponame:Repositorio Institucional Séneca
dc.identifier.repourl.spa.fl_str_mv repourl:https://repositorio.uniandes.edu.co/
url http://hdl.handle.net/1992/11937
identifier_str_mv u628090.pdf
instname:Universidad de los Andes
reponame:Repositorio Institucional Séneca
repourl:https://repositorio.uniandes.edu.co/
dc.language.iso.es_CO.fl_str_mv spa
language spa
dc.rights.uri.*.fl_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
dc.rights.accessrights.spa.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.coar.spa.fl_str_mv http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.extent.es_CO.fl_str_mv 80 hojas
dc.format.mimetype.es_CO.fl_str_mv application/pdf
dc.publisher.program.es_CO.fl_str_mv Maestría en Ingeniería Eléctrica
dc.publisher.faculty.es_CO.fl_str_mv Facultad de Ingeniería
dc.publisher.department.es_CO.fl_str_mv Departamento de Ingeniería Eléctrica y Electrónica
dc.source.es_CO.fl_str_mv instname:Universidad de los Andes
reponame:Repositorio Institucional Séneca
instname_str Universidad de los Andes
institution Universidad de los Andes
reponame_str Repositorio Institucional Séneca
collection Repositorio Institucional Séneca
bitstream.url.fl_str_mv https://repositorio.uniandes.edu.co/bitstreams/b212513c-bdac-4948-a50f-31780b24d111/download
https://repositorio.uniandes.edu.co/bitstreams/e22bd540-5e9c-4430-af4b-3dccca175726/download
https://repositorio.uniandes.edu.co/bitstreams/ad682dfc-4c80-48ef-bf42-216b4c19bbff/download
bitstream.checksum.fl_str_mv 66b119f947ae0522177b0a19d5bf5fec
44cab26db904ae7cc43b7a8229e7e18d
5ff1662b2be31a35facec0b7a3227267
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositorio institucional Séneca
repository.mail.fl_str_mv adminrepositorio@uniandes.edu.co
_version_ 1812134055533084672

Publicaciones similares