Desarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101

In this document is detailed the process followed to develop a new learning strategy for its use in the subject ?Architecture and design of digital systems? of the electronic engineering program. This strategy will allow to implement the original topics of the subject using the RISC-V ISA. The strat...

Full description

Autores:
Ruiz Piñeros, David Leonardo
Tipo de recurso:
Trabajo de grado de pregrado
Fecha de publicación:
2020
Institución:
Universidad de los Andes
Repositorio:
Séneca: repositorio Uniandes
Idioma:
spa
OAI Identifier:
oai:repositorio.uniandes.edu.co:1992/51561
Acceso en línea:
http://hdl.handle.net/1992/51561
Palabra clave:
Arquitectura de computadores
Arquitectura (Microprocesadores)
RISC (Programa para computador)
Ingeniería
Rights
openAccess
License
https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
id UNIANDES2_647b6f515cde67fa1be44c80b2a09287
oai_identifier_str oai:repositorio.uniandes.edu.co:1992/51561
network_acronym_str UNIANDES2
network_name_str Séneca: repositorio Uniandes
repository_id_str
spelling Al consultar y hacer uso de este recurso, está aceptando las condiciones de uso establecidas por los autores.https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfinfo:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Rocha Pacheco, Nicolásac09335c-b8f4-440e-9d56-85f76e4b0d84400Segura Quijano, Fredy Enriquevirtual::16399-1Ruiz Piñeros, David Leonardoc050c3be-9cc0-43af-a3b2-d321b4311e8b500Higuera Arias, Carolina2021-08-10T18:31:12Z2021-08-10T18:31:12Z2020http://hdl.handle.net/1992/5156123491.pdfinstname:Universidad de los Andesreponame:Repositorio Institucional Sénecarepourl:https://repositorio.uniandes.edu.co/In this document is detailed the process followed to develop a new learning strategy for its use in the subject ?Architecture and design of digital systems? of the electronic engineering program. This strategy will allow to implement the original topics of the subject using the RISC-V ISA. The strategy?s objective was implemented on the virtual education environment caused by the COVID-19 pandemic and other methodologies of education that will be used in the future. The strategy includes the design of a module for the actual subject along with its own schedule and evaluation system, that will replace the education approaches used in the past. To achieve this goal, new class material was developed for improving the learning process of the students in the virtual environment.En este documento se detalla el proceso seguido para desarrollar una nueva estrategia pedagógica a implementar en el curso de pregrado de ingeniería electrónica ?Arquitectura y diseño de sistemas digitales? donde se puedan cubrir los conceptos originales del curso a través de la nueva arquitectura de computadores: RISC-V. La estrategia se desarrolló para ser implementada dentro del marco de la pandemia causada por el COVID-19, por lo cual se espera que pueda ser replicada en las diferentes modalidades en las cuales está clase será dictada en futuras ocasiones. El trabajo realizado consistió en la creación de un módulo del curso, con su correspondiente programación y sistema de evaluación, que pueda reemplazar la estrategia usada anteriormente en el curso. Para esto se diseñó nuevo material académico que facilitaría el proceso de aprendizaje del estudiante en la nueva modalidad de educación virtual.Ingeniero ElectrónicoPregrado43 hojasapplication/pdfspaUniversidad de los AndesIngeniería ElectrónicaFacultad de IngenieríaDepartamento de Ingeniería Eléctrica y ElectrónicaDesarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101Trabajo de grado - Pregradoinfo:eu-repo/semantics/bachelorThesishttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_970fb48d4fbd8a85Texthttp://purl.org/redcol/resource_type/TPArquitectura de computadoresArquitectura (Microprocesadores)RISC (Programa para computador)Ingeniería201714884Publicationhttps://scholar.google.es/citations?user=xw2k1CIAAAAJvirtual::16399-10000-0001-7757-1432virtual::16399-1https://scienti.minciencias.gov.co/cvlac/visualizador/generarCurriculoCv.do?cod_rh=0000051497virtual::16399-17684cb09-6991-4ac4-aff9-b29fe065439fvirtual::16399-17684cb09-6991-4ac4-aff9-b29fe065439fvirtual::16399-1ORIGINAL23491.pdfapplication/pdf1645433https://repositorio.uniandes.edu.co/bitstreams/d12fef2c-d1ab-4395-b327-cbe6cbb824ba/downloadf1ebb965304590a458e6572e236670c6MD51THUMBNAIL23491.pdf.jpg23491.pdf.jpgIM Thumbnailimage/jpeg9938https://repositorio.uniandes.edu.co/bitstreams/f75a3da6-6650-4a17-ab18-a7efe8ac0265/downloaddbe0531f514b89ca3f0955b802523faaMD55TEXT23491.pdf.txt23491.pdf.txtExtracted texttext/plain145127https://repositorio.uniandes.edu.co/bitstreams/5083a5fb-1bfe-467a-9f64-77c8889a3fa0/download2c6f88ffa52d581ea7249b837f370b19MD541992/51561oai:repositorio.uniandes.edu.co:1992/515612024-03-13 15:43:02.073https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdfopen.accesshttps://repositorio.uniandes.edu.coRepositorio institucional Sénecaadminrepositorio@uniandes.edu.co
dc.title.spa.fl_str_mv Desarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101
title Desarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101
spellingShingle Desarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101
Arquitectura de computadores
Arquitectura (Microprocesadores)
RISC (Programa para computador)
Ingeniería
title_short Desarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101
title_full Desarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101
title_fullStr Desarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101
title_full_unstemmed Desarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101
title_sort Desarrollo de una estrategia pedagógica para la enseñanza de arquitecturas micro-procesadas con base al núcleo RISC-V core101
dc.creator.fl_str_mv Ruiz Piñeros, David Leonardo
dc.contributor.advisor.none.fl_str_mv Rocha Pacheco, Nicolás
Segura Quijano, Fredy Enrique
dc.contributor.author.none.fl_str_mv Ruiz Piñeros, David Leonardo
dc.contributor.jury.none.fl_str_mv Higuera Arias, Carolina
dc.subject.armarc.none.fl_str_mv Arquitectura de computadores
Arquitectura (Microprocesadores)
RISC (Programa para computador)
topic Arquitectura de computadores
Arquitectura (Microprocesadores)
RISC (Programa para computador)
Ingeniería
dc.subject.themes.none.fl_str_mv Ingeniería
description In this document is detailed the process followed to develop a new learning strategy for its use in the subject ?Architecture and design of digital systems? of the electronic engineering program. This strategy will allow to implement the original topics of the subject using the RISC-V ISA. The strategy?s objective was implemented on the virtual education environment caused by the COVID-19 pandemic and other methodologies of education that will be used in the future. The strategy includes the design of a module for the actual subject along with its own schedule and evaluation system, that will replace the education approaches used in the past. To achieve this goal, new class material was developed for improving the learning process of the students in the virtual environment.
publishDate 2020
dc.date.issued.none.fl_str_mv 2020
dc.date.accessioned.none.fl_str_mv 2021-08-10T18:31:12Z
dc.date.available.none.fl_str_mv 2021-08-10T18:31:12Z
dc.type.spa.fl_str_mv Trabajo de grado - Pregrado
dc.type.coarversion.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.driver.spa.fl_str_mv info:eu-repo/semantics/bachelorThesis
dc.type.coar.spa.fl_str_mv http://purl.org/coar/resource_type/c_7a1f
dc.type.content.spa.fl_str_mv Text
dc.type.redcol.spa.fl_str_mv http://purl.org/redcol/resource_type/TP
format http://purl.org/coar/resource_type/c_7a1f
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/1992/51561
dc.identifier.pdf.none.fl_str_mv 23491.pdf
dc.identifier.instname.spa.fl_str_mv instname:Universidad de los Andes
dc.identifier.reponame.spa.fl_str_mv reponame:Repositorio Institucional Séneca
dc.identifier.repourl.spa.fl_str_mv repourl:https://repositorio.uniandes.edu.co/
url http://hdl.handle.net/1992/51561
identifier_str_mv 23491.pdf
instname:Universidad de los Andes
reponame:Repositorio Institucional Séneca
repourl:https://repositorio.uniandes.edu.co/
dc.language.iso.none.fl_str_mv spa
language spa
dc.rights.uri.*.fl_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
dc.rights.accessrights.spa.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.coar.spa.fl_str_mv http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv https://repositorio.uniandes.edu.co/static/pdf/aceptacion_uso_es.pdf
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.extent.none.fl_str_mv 43 hojas
dc.format.mimetype.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidad de los Andes
dc.publisher.program.none.fl_str_mv Ingeniería Electrónica
dc.publisher.faculty.none.fl_str_mv Facultad de Ingeniería
dc.publisher.department.none.fl_str_mv Departamento de Ingeniería Eléctrica y Electrónica
publisher.none.fl_str_mv Universidad de los Andes
institution Universidad de los Andes
bitstream.url.fl_str_mv https://repositorio.uniandes.edu.co/bitstreams/d12fef2c-d1ab-4395-b327-cbe6cbb824ba/download
https://repositorio.uniandes.edu.co/bitstreams/f75a3da6-6650-4a17-ab18-a7efe8ac0265/download
https://repositorio.uniandes.edu.co/bitstreams/5083a5fb-1bfe-467a-9f64-77c8889a3fa0/download
bitstream.checksum.fl_str_mv f1ebb965304590a458e6572e236670c6
dbe0531f514b89ca3f0955b802523faa
2c6f88ffa52d581ea7249b837f370b19
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositorio institucional Séneca
repository.mail.fl_str_mv adminrepositorio@uniandes.edu.co
_version_ 1812134060032524288