Simple generation of threshold for images binarization on FPGA

This paper proposes the FPGA implementation of a threshold algorithm used in the process of image binarization by simple mathematical calculations. The implementation need only one image iteration and its processing time depends on the size of the image. The threshold values of different images obta...

Full description

Autores:
Ieno, Egidio
Garcés, Luis Manuel
Cabrera, Alejandro José
Pimenta, Tales Cleber
Tipo de recurso:
Article of journal
Fecha de publicación:
2015
Institución:
Universidad Nacional de Colombia
Repositorio:
Universidad Nacional de Colombia
Idioma:
spa
OAI Identifier:
oai:repositorio.unal.edu.co:unal/67650
Acceso en línea:
https://repositorio.unal.edu.co/handle/unal/67650
http://bdigital.unal.edu.co/68679/
Palabra clave:
62 Ingeniería y operaciones afines / Engineering
Digital image processing
threshold
FPGA
System Generator®
MATLAB®/Simulink®.
Procesamiento digital de imágenes
umbral
FPGA
System Generator®
Matlab®/Simulink®.
Rights
openAccess
License
Atribución-NoComercial 4.0 Internacional
id UNACIONAL2_dfbb33f65107a0b9b440aa13da1eef37
oai_identifier_str oai:repositorio.unal.edu.co:unal/67650
network_acronym_str UNACIONAL2
network_name_str Universidad Nacional de Colombia
repository_id_str
dc.title.spa.fl_str_mv Simple generation of threshold for images binarization on FPGA
title Simple generation of threshold for images binarization on FPGA
spellingShingle Simple generation of threshold for images binarization on FPGA
62 Ingeniería y operaciones afines / Engineering
Digital image processing
threshold
FPGA
System Generator®
MATLAB®/Simulink®.
Procesamiento digital de imágenes
umbral
FPGA
System Generator®
Matlab®/Simulink®.
title_short Simple generation of threshold for images binarization on FPGA
title_full Simple generation of threshold for images binarization on FPGA
title_fullStr Simple generation of threshold for images binarization on FPGA
title_full_unstemmed Simple generation of threshold for images binarization on FPGA
title_sort Simple generation of threshold for images binarization on FPGA
dc.creator.fl_str_mv Ieno, Egidio
Garcés, Luis Manuel
Cabrera, Alejandro José
Pimenta, Tales Cleber
dc.contributor.author.spa.fl_str_mv Ieno, Egidio
Garcés, Luis Manuel
Cabrera, Alejandro José
Pimenta, Tales Cleber
dc.subject.ddc.spa.fl_str_mv 62 Ingeniería y operaciones afines / Engineering
topic 62 Ingeniería y operaciones afines / Engineering
Digital image processing
threshold
FPGA
System Generator®
MATLAB®/Simulink®.
Procesamiento digital de imágenes
umbral
FPGA
System Generator®
Matlab®/Simulink®.
dc.subject.proposal.spa.fl_str_mv Digital image processing
threshold
FPGA
System Generator®
MATLAB®/Simulink®.
Procesamiento digital de imágenes
umbral
FPGA
System Generator®
Matlab®/Simulink®.
description This paper proposes the FPGA implementation of a threshold algorithm used in the process of image binarization by simple mathematical calculations. The implementation need only one image iteration and its processing time depends on the size of the image. The threshold values of different images obtained through the FPGA implementation are compared with those obtained by Otsu’s method, showing the differences and the visual results of binarization using both methods. The hardware implementation of the algorithm is performed by model-based design supported by the MATLAB®/Simulink® and Xilinx System Generator® tools. The results of the implementation proposal are presented in terms of resource consumption and maximum operating frequency in a Spartan-6 FPGA-based development board. The experimental results are obtained in co-simulation system and show the effectiveness of the proposed method.
publishDate 2015
dc.date.issued.spa.fl_str_mv 2015-09-01
dc.date.accessioned.spa.fl_str_mv 2019-07-03T04:46:08Z
dc.date.available.spa.fl_str_mv 2019-07-03T04:46:08Z
dc.type.spa.fl_str_mv Artículo de revista
dc.type.coar.fl_str_mv http://purl.org/coar/resource_type/c_2df8fbb1
dc.type.driver.spa.fl_str_mv info:eu-repo/semantics/article
dc.type.version.spa.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.coar.spa.fl_str_mv http://purl.org/coar/resource_type/c_6501
dc.type.coarversion.spa.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.content.spa.fl_str_mv Text
dc.type.redcol.spa.fl_str_mv http://purl.org/redcol/resource_type/ART
format http://purl.org/coar/resource_type/c_6501
status_str publishedVersion
dc.identifier.issn.spa.fl_str_mv ISSN: 2248-8723
dc.identifier.uri.none.fl_str_mv https://repositorio.unal.edu.co/handle/unal/67650
dc.identifier.eprints.spa.fl_str_mv http://bdigital.unal.edu.co/68679/
identifier_str_mv ISSN: 2248-8723
url https://repositorio.unal.edu.co/handle/unal/67650
http://bdigital.unal.edu.co/68679/
dc.language.iso.spa.fl_str_mv spa
language spa
dc.relation.spa.fl_str_mv https://revistas.unal.edu.co/index.php/ingeinv/article/view/51750
dc.relation.ispartof.spa.fl_str_mv Universidad Nacional de Colombia Revistas electrónicas UN Ingeniería e Investigación
Ingeniería e Investigación
dc.relation.references.spa.fl_str_mv Ieno, Egidio and Garcés, Luis Manuel and Cabrera, Alejandro José and Pimenta, Tales Cleber (2015) Simple generation of threshold for images binarization on FPGA. Ingeniería e Investigación, 35 (3). pp. 69-75. ISSN 2248-8723
dc.rights.spa.fl_str_mv Derechos reservados - Universidad Nacional de Colombia
dc.rights.coar.fl_str_mv http://purl.org/coar/access_right/c_abf2
dc.rights.license.spa.fl_str_mv Atribución-NoComercial 4.0 Internacional
dc.rights.uri.spa.fl_str_mv http://creativecommons.org/licenses/by-nc/4.0/
dc.rights.accessrights.spa.fl_str_mv info:eu-repo/semantics/openAccess
rights_invalid_str_mv Atribución-NoComercial 4.0 Internacional
Derechos reservados - Universidad Nacional de Colombia
http://creativecommons.org/licenses/by-nc/4.0/
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.mimetype.spa.fl_str_mv application/pdf
dc.publisher.spa.fl_str_mv Universidad Nacional de Colombia - Sede Bogotá - Facultad de Ingeniería
institution Universidad Nacional de Colombia
bitstream.url.fl_str_mv https://repositorio.unal.edu.co/bitstream/unal/67650/1/51750-276938-1-PB.pdf
https://repositorio.unal.edu.co/bitstream/unal/67650/2/51750-276938-1-PB.pdf.jpg
bitstream.checksum.fl_str_mv 4e9575892764f993d37e27a35d2cb4a2
b7e9a0ef6f02262f91b91a89c116095b
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Repositorio Institucional Universidad Nacional de Colombia
repository.mail.fl_str_mv repositorio_nal@unal.edu.co
_version_ 1814089780201259008
spelling Atribución-NoComercial 4.0 InternacionalDerechos reservados - Universidad Nacional de Colombiahttp://creativecommons.org/licenses/by-nc/4.0/info:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Ieno, Egidio7cdac093-0540-4e68-b0c9-3fd98a3eb251300Garcés, Luis Manueld400481b-7c01-4872-8f10-b2de2cf1d95e300Cabrera, Alejandro José6b18c7f1-b28d-473a-b6dc-e8f289e77822300Pimenta, Tales Cleber192a971c-dd41-4da8-affe-e94ef50fbe1e3002019-07-03T04:46:08Z2019-07-03T04:46:08Z2015-09-01ISSN: 2248-8723https://repositorio.unal.edu.co/handle/unal/67650http://bdigital.unal.edu.co/68679/This paper proposes the FPGA implementation of a threshold algorithm used in the process of image binarization by simple mathematical calculations. The implementation need only one image iteration and its processing time depends on the size of the image. The threshold values of different images obtained through the FPGA implementation are compared with those obtained by Otsu’s method, showing the differences and the visual results of binarization using both methods. The hardware implementation of the algorithm is performed by model-based design supported by the MATLAB®/Simulink® and Xilinx System Generator® tools. The results of the implementation proposal are presented in terms of resource consumption and maximum operating frequency in a Spartan-6 FPGA-based development board. The experimental results are obtained in co-simulation system and show the effectiveness of the proposed method.Las metodologías desarrolladas para el cálculo del valor de umbral empleado durante el proceso de binarización de imágenes no presentan buenos resultados para todo tipo de imágenes. Además, las implementaciones hardware no consideran los recursos del FPGA empleados en las restantes etapas del sistema de procesado. De esta forma, el método propuesto en este artículo busca alcanzar una relación óptima entre los resultados del proceso de binarización y el consumo de recursos del FPGA. Por lo tanto, este trabajo propone la implementación sobre FPGA de un algoritmo para obtener el umbral de una imagen utilizando cálculos matemáticos sencillos. La implementación se caracteriza por necesitar solamente una iteración de la imagen y su tiempo de proce-samiento depende del tamaño de la imagen. Los valores de umbral obtenidos a través de la aplicación en la FPGA se comparan con los obtenidos mediante el método de Otsu, mostrando las diferencias existentes así como los resultados visuales de la binarización de diferentes imágenes utilizando ambos métodos. La implementación hardware del algoritmo de umbralización se realiza mediante la metodología de diseño basado en modelos soportada por las herramientas MATLAB®/Simulink® y Xilinx System Generator®. Los resultados de la implementación propuesta se presentan en términos de consumo de recursos y de frecuencia máxima de operación, empleando una placa de desarrollo basada en un FPGA Spartan-6. Los resultados experimentales se obtienen en régimen de cosi-mulación y muestran la efectividad del método propuesto.application/pdfspaUniversidad Nacional de Colombia - Sede Bogotá - Facultad de Ingenieríahttps://revistas.unal.edu.co/index.php/ingeinv/article/view/51750Universidad Nacional de Colombia Revistas electrónicas UN Ingeniería e InvestigaciónIngeniería e InvestigaciónIeno, Egidio and Garcés, Luis Manuel and Cabrera, Alejandro José and Pimenta, Tales Cleber (2015) Simple generation of threshold for images binarization on FPGA. Ingeniería e Investigación, 35 (3). pp. 69-75. ISSN 2248-872362 Ingeniería y operaciones afines / EngineeringDigital image processingthresholdFPGASystem Generator®MATLAB®/Simulink®.Procesamiento digital de imágenesumbralFPGASystem Generator®Matlab®/Simulink®.Simple generation of threshold for images binarization on FPGAArtículo de revistainfo:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionhttp://purl.org/coar/resource_type/c_6501http://purl.org/coar/resource_type/c_2df8fbb1http://purl.org/coar/version/c_970fb48d4fbd8a85Texthttp://purl.org/redcol/resource_type/ARTORIGINAL51750-276938-1-PB.pdfapplication/pdf940661https://repositorio.unal.edu.co/bitstream/unal/67650/1/51750-276938-1-PB.pdf4e9575892764f993d37e27a35d2cb4a2MD51THUMBNAIL51750-276938-1-PB.pdf.jpg51750-276938-1-PB.pdf.jpgGenerated Thumbnailimage/jpeg8502https://repositorio.unal.edu.co/bitstream/unal/67650/2/51750-276938-1-PB.pdf.jpgb7e9a0ef6f02262f91b91a89c116095bMD52unal/67650oai:repositorio.unal.edu.co:unal/676502023-05-30 23:03:28.052Repositorio Institucional Universidad Nacional de Colombiarepositorio_nal@unal.edu.co