Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD
Con el objetivo de asegurar robustez en sistemas no suaves han sido desarrolladas nuevas técnicas de control, pero los algoritmos son más complejos y requieren tiempos más cortos de proceso para garantizar estabilidad. El avance de la tecnología ha permitido reducir los tiempos de muestreo y cálculo...
- Autores:
-
Muñoz Cataño, Juan Guillermo
- Tipo de recurso:
- Fecha de publicación:
- 2012
- Institución:
- Universidad Nacional de Colombia
- Repositorio:
- Universidad Nacional de Colombia
- Idioma:
- spa
- OAI Identifier:
- oai:repositorio.unal.edu.co:unal/10110
- Acceso en línea:
- https://repositorio.unal.edu.co/handle/unal/10110
http://bdigital.unal.edu.co/7189/
- Palabra clave:
- 62 Ingeniería y operaciones afines / Engineering
Dinámica de Promedio Cero ZAD
Corrección del Factor de Potencia CFP, Distorsión Armónica Total THD
Arreglo de Compuertas Programables FPGA
convertidor de potencia // Zero Average Dynamic ZAD
Power Factor Correction PFC
Total Harmonic Distortion THD
Field Programmable Gate Array FPGA
power converter
- Rights
- openAccess
- License
- Atribución-NoComercial 4.0 Internacional
id |
UNACIONAL2_b728fc84cdb27c6b51637adddd8efa21 |
---|---|
oai_identifier_str |
oai:repositorio.unal.edu.co:unal/10110 |
network_acronym_str |
UNACIONAL2 |
network_name_str |
Universidad Nacional de Colombia |
repository_id_str |
|
dc.title.spa.fl_str_mv |
Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD |
dc.title.translated.Spa.fl_str_mv |
Boost converter control with ZAD for power factor correction |
title |
Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD |
spellingShingle |
Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD 62 Ingeniería y operaciones afines / Engineering Dinámica de Promedio Cero ZAD Corrección del Factor de Potencia CFP, Distorsión Armónica Total THD Arreglo de Compuertas Programables FPGA convertidor de potencia // Zero Average Dynamic ZAD Power Factor Correction PFC Total Harmonic Distortion THD Field Programmable Gate Array FPGA power converter |
title_short |
Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD |
title_full |
Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD |
title_fullStr |
Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD |
title_full_unstemmed |
Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD |
title_sort |
Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD |
dc.creator.fl_str_mv |
Muñoz Cataño, Juan Guillermo |
dc.contributor.advisor.spa.fl_str_mv |
Osorio Londoño, Gustavo Adolfo (Thesis advisor) |
dc.contributor.author.spa.fl_str_mv |
Muñoz Cataño, Juan Guillermo |
dc.subject.ddc.spa.fl_str_mv |
62 Ingeniería y operaciones afines / Engineering |
topic |
62 Ingeniería y operaciones afines / Engineering Dinámica de Promedio Cero ZAD Corrección del Factor de Potencia CFP, Distorsión Armónica Total THD Arreglo de Compuertas Programables FPGA convertidor de potencia // Zero Average Dynamic ZAD Power Factor Correction PFC Total Harmonic Distortion THD Field Programmable Gate Array FPGA power converter |
dc.subject.proposal.spa.fl_str_mv |
Dinámica de Promedio Cero ZAD Corrección del Factor de Potencia CFP, Distorsión Armónica Total THD Arreglo de Compuertas Programables FPGA convertidor de potencia // Zero Average Dynamic ZAD Power Factor Correction PFC Total Harmonic Distortion THD Field Programmable Gate Array FPGA power converter |
description |
Con el objetivo de asegurar robustez en sistemas no suaves han sido desarrolladas nuevas técnicas de control, pero los algoritmos son más complejos y requieren tiempos más cortos de proceso para garantizar estabilidad. El avance de la tecnología ha permitido reducir los tiempos de muestreo y cálculo de la señal de control en la implementación de diferentes técnicas de control. En particular la técnica dinámica de promedio cero (ZAD), se basa en definir una superficie de conmutación, donde es calculado el ciclo de trabajo al inicio del periodo de una señal de control para obtener el promedio cero de la superficie. Se propone implementar ZAD en una FPGA con el objetivo de reducir tiempos de muestreo y cálculo del controlador. La técnica es aplicada en un convertidor Boost en modo de corrección del factor de potencia, usando un sistema de desarrollo DE2-70 de TERASIC y el programa QUARTUS II para el diseño. Se presenta la comparación entre los resultados experimentales y de simulación. La frecuencia de conmutación es variada entre 24KHz y 200KHz. La carga es estimada por medio de una relación de potencia entrada-salida / Abstract: In order to ensure robustness in non-smooth systems, new control techniques have been developed, but their algorithms are more complex and require more processing time to guarantee stability. The advancement of technology has let reducing processing delays on implementations of new control algorithms. Zero Average Dynamic (ZAD) is a control technique with a commutation surface, which must calculate the duty cycle a priori in the beginning of switching period to obtain a zero average error. To reduce time delays ZAD strategy has been implemented on a development system with the FPGA technology (TERASIC DE2-70) through Quartus II software to control a Boost converter in power factor correction mode. Also is shown simulations and experimental results. The switching Frequency is varied between 24KHz and 200KHz. The load is estimated by means of a power relation |
publishDate |
2012 |
dc.date.issued.spa.fl_str_mv |
2012 |
dc.date.accessioned.spa.fl_str_mv |
2019-06-24T23:29:46Z |
dc.date.available.spa.fl_str_mv |
2019-06-24T23:29:46Z |
dc.type.spa.fl_str_mv |
Trabajo de grado - Maestría |
dc.type.driver.spa.fl_str_mv |
info:eu-repo/semantics/masterThesis |
dc.type.version.spa.fl_str_mv |
info:eu-repo/semantics/acceptedVersion |
dc.type.content.spa.fl_str_mv |
Text |
dc.type.redcol.spa.fl_str_mv |
http://purl.org/redcol/resource_type/TM |
status_str |
acceptedVersion |
dc.identifier.uri.none.fl_str_mv |
https://repositorio.unal.edu.co/handle/unal/10110 |
dc.identifier.eprints.spa.fl_str_mv |
http://bdigital.unal.edu.co/7189/ |
url |
https://repositorio.unal.edu.co/handle/unal/10110 http://bdigital.unal.edu.co/7189/ |
dc.language.iso.spa.fl_str_mv |
spa |
language |
spa |
dc.relation.ispartof.spa.fl_str_mv |
Universidad Nacional de Colombia Sede Manizales Facultad de Ingeniería y Arquitectura Departamento de Ingeniería Eléctrica, Electrónica y Computación Departamento de Ingeniería Eléctrica, Electrónica y Computación |
dc.relation.references.spa.fl_str_mv |
Muñoz Cataño, Juan Guillermo (2012) Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD = Boost converter control with ZAD for power factor correction. Maestría thesis, Universidad Nacional de Colombia - Sede Manizales. |
dc.rights.spa.fl_str_mv |
Derechos reservados - Universidad Nacional de Colombia |
dc.rights.coar.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
dc.rights.license.spa.fl_str_mv |
Atribución-NoComercial 4.0 Internacional |
dc.rights.uri.spa.fl_str_mv |
http://creativecommons.org/licenses/by-nc/4.0/ |
dc.rights.accessrights.spa.fl_str_mv |
info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Atribución-NoComercial 4.0 Internacional Derechos reservados - Universidad Nacional de Colombia http://creativecommons.org/licenses/by-nc/4.0/ http://purl.org/coar/access_right/c_abf2 |
eu_rights_str_mv |
openAccess |
dc.format.mimetype.spa.fl_str_mv |
application/pdf |
institution |
Universidad Nacional de Colombia |
bitstream.url.fl_str_mv |
https://repositorio.unal.edu.co/bitstream/unal/10110/1/7101018.2012.pdf https://repositorio.unal.edu.co/bitstream/unal/10110/2/7101018.2012.pdf.jpg |
bitstream.checksum.fl_str_mv |
dfddb33cb50cacb06cbf6b839022bfbc bc549f4e0f2a9ee9ad0b8ab1e4930488 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Repositorio Institucional Universidad Nacional de Colombia |
repository.mail.fl_str_mv |
repositorio_nal@unal.edu.co |
_version_ |
1814089863336558592 |
spelling |
Atribución-NoComercial 4.0 InternacionalDerechos reservados - Universidad Nacional de Colombiahttp://creativecommons.org/licenses/by-nc/4.0/info:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Osorio Londoño, Gustavo Adolfo (Thesis advisor)fd2462c2-f00a-4e30-ab3d-88dcd3fc6eaeMuñoz Cataño, Juan Guillermoe75e5e71-1462-482b-85c6-546ae4ea77d53002019-06-24T23:29:46Z2019-06-24T23:29:46Z2012https://repositorio.unal.edu.co/handle/unal/10110http://bdigital.unal.edu.co/7189/Con el objetivo de asegurar robustez en sistemas no suaves han sido desarrolladas nuevas técnicas de control, pero los algoritmos son más complejos y requieren tiempos más cortos de proceso para garantizar estabilidad. El avance de la tecnología ha permitido reducir los tiempos de muestreo y cálculo de la señal de control en la implementación de diferentes técnicas de control. En particular la técnica dinámica de promedio cero (ZAD), se basa en definir una superficie de conmutación, donde es calculado el ciclo de trabajo al inicio del periodo de una señal de control para obtener el promedio cero de la superficie. Se propone implementar ZAD en una FPGA con el objetivo de reducir tiempos de muestreo y cálculo del controlador. La técnica es aplicada en un convertidor Boost en modo de corrección del factor de potencia, usando un sistema de desarrollo DE2-70 de TERASIC y el programa QUARTUS II para el diseño. Se presenta la comparación entre los resultados experimentales y de simulación. La frecuencia de conmutación es variada entre 24KHz y 200KHz. La carga es estimada por medio de una relación de potencia entrada-salida / Abstract: In order to ensure robustness in non-smooth systems, new control techniques have been developed, but their algorithms are more complex and require more processing time to guarantee stability. The advancement of technology has let reducing processing delays on implementations of new control algorithms. Zero Average Dynamic (ZAD) is a control technique with a commutation surface, which must calculate the duty cycle a priori in the beginning of switching period to obtain a zero average error. To reduce time delays ZAD strategy has been implemented on a development system with the FPGA technology (TERASIC DE2-70) through Quartus II software to control a Boost converter in power factor correction mode. Also is shown simulations and experimental results. The switching Frequency is varied between 24KHz and 200KHz. The load is estimated by means of a power relationMaestríaapplication/pdfspaUniversidad Nacional de Colombia Sede Manizales Facultad de Ingeniería y Arquitectura Departamento de Ingeniería Eléctrica, Electrónica y ComputaciónDepartamento de Ingeniería Eléctrica, Electrónica y ComputaciónMuñoz Cataño, Juan Guillermo (2012) Convertidor Boost en modo de corrección del factor de potencia usando la técnica ZAD = Boost converter control with ZAD for power factor correction. Maestría thesis, Universidad Nacional de Colombia - Sede Manizales.62 Ingeniería y operaciones afines / EngineeringDinámica de Promedio Cero ZADCorrección del Factor de Potencia CFP, Distorsión Armónica Total THDArreglo de Compuertas Programables FPGAconvertidor de potencia // Zero Average Dynamic ZADPower Factor Correction PFCTotal Harmonic Distortion THDField Programmable Gate Array FPGApower converterConvertidor Boost en modo de corrección del factor de potencia usando la técnica ZADBoost converter control with ZAD for power factor correctionTrabajo de grado - Maestríainfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/acceptedVersionTexthttp://purl.org/redcol/resource_type/TMORIGINAL7101018.2012.pdfapplication/pdf1664793https://repositorio.unal.edu.co/bitstream/unal/10110/1/7101018.2012.pdfdfddb33cb50cacb06cbf6b839022bfbcMD51THUMBNAIL7101018.2012.pdf.jpg7101018.2012.pdf.jpgGenerated Thumbnailimage/jpeg4394https://repositorio.unal.edu.co/bitstream/unal/10110/2/7101018.2012.pdf.jpgbc549f4e0f2a9ee9ad0b8ab1e4930488MD52unal/10110oai:repositorio.unal.edu.co:unal/101102023-09-10 23:04:40.193Repositorio Institucional Universidad Nacional de Colombiarepositorio_nal@unal.edu.co |