Una implementación hardware optimizada para el operador exponenciación modular
Este documento muestra la optimización del operador Exponenciación Modular, aprovechando la gran flexibilidad de diseño que ofrecen el lenguaje VHDL y los dispositivos tipo FPGA. Debido a que el diseño se hace en un entorno limitado en hardware, la función de costo usada para la optimización conside...
- Autores:
-
Bolaños Martinez, Freddy
Bernal Noreña, Álvaro
- Tipo de recurso:
- Article of journal
- Fecha de publicación:
- 2008
- Institución:
- Universidad Nacional de Colombia
- Repositorio:
- Universidad Nacional de Colombia
- Idioma:
- spa
- OAI Identifier:
- oai:repositorio.unal.edu.co:unal/23001
- Acceso en línea:
- https://repositorio.unal.edu.co/handle/unal/23001
http://bdigital.unal.edu.co/14036/
- Palabra clave:
- Criptografía
Aritmética Modular
Lenguaje VHDL
FPGA
- Rights
- openAccess
- License
- Atribución-NoComercial 4.0 Internacional
| id |
UNACIONAL2_b4c30238ae28e185b2877af484d83ce5 |
|---|---|
| oai_identifier_str |
oai:repositorio.unal.edu.co:unal/23001 |
| network_acronym_str |
UNACIONAL2 |
| network_name_str |
Universidad Nacional de Colombia |
| repository_id_str |
|
| spelling |
Atribución-NoComercial 4.0 InternacionalDerechos reservados - Universidad Nacional de Colombiahttp://creativecommons.org/licenses/by-nc/4.0/info:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Bolaños Martinez, Freddy2b9ecf41-ac34-4658-a5fd-e90385ab43c6300Bernal Noreña, Álvaro3fdb8b2e-d68f-4a86-afeb-6a0a4bc7e4213002019-06-25T21:10:41Z2019-06-25T21:10:41Z2008https://repositorio.unal.edu.co/handle/unal/23001http://bdigital.unal.edu.co/14036/Este documento muestra la optimización del operador Exponenciación Modular, aprovechando la gran flexibilidad de diseño que ofrecen el lenguaje VHDL y los dispositivos tipo FPGA. Debido a que el diseño se hace en un entorno limitado en hardware, la función de costo usada para la optimización considera tanto el tiempo de ejecución (desempeño) del operador, como el área ocupada por el mismo. La optimización se hace teniendo en cuenta tres alternativas distintas para la implementación del operador. Finalmente se comparan estas alternativas en términos de las funciones de costo asociadas a cada una y se discute la viabilidad de su implementación en entornos específicos.application/pdfspaUniversidad Nacional de Colombia Sede Medellínhttp://revistas.unal.edu.co/index.php/dyna/article/view/1766Universidad Nacional de Colombia Revistas electrónicas UN DynaDynaDyna; Vol. 75, núm. 156 (2008); 55-63 DYNA; Vol. 75, núm. 156 (2008); 55-63 2346-2183 0012-7353Bolaños Martinez, Freddy and Bernal Noreña, Álvaro (2008) Una implementación hardware optimizada para el operador exponenciación modular. Dyna; Vol. 75, núm. 156 (2008); 55-63 DYNA; Vol. 75, núm. 156 (2008); 55-63 2346-2183 0012-7353 .Una implementación hardware optimizada para el operador exponenciación modularArtículo de revistainfo:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionhttp://purl.org/coar/resource_type/c_6501http://purl.org/coar/resource_type/c_2df8fbb1http://purl.org/coar/version/c_970fb48d4fbd8a85Texthttp://purl.org/redcol/resource_type/ARTCriptografíaAritmética ModularLenguaje VHDLFPGAORIGINAL1766-7719-1-PB.pdfapplication/pdf297126https://repositorio.unal.edu.co/bitstream/unal/23001/1/1766-7719-1-PB.pdf8972d679f04cefa608e571bd8ed9aca0MD511766-23312-1-PB.htmtext/html39031https://repositorio.unal.edu.co/bitstream/unal/23001/2/1766-23312-1-PB.htmfc21d2fb154d7faa47ec4d49e446c547MD52THUMBNAIL1766-7719-1-PB.pdf.jpg1766-7719-1-PB.pdf.jpgGenerated Thumbnailimage/jpeg8406https://repositorio.unal.edu.co/bitstream/unal/23001/3/1766-7719-1-PB.pdf.jpg289e1166d55bbf073fe120daedafbd82MD53unal/23001oai:repositorio.unal.edu.co:unal/230012022-10-17 23:02:37.454Repositorio Institucional Universidad Nacional de Colombiarepositorio_nal@unal.edu.co |
| dc.title.spa.fl_str_mv |
Una implementación hardware optimizada para el operador exponenciación modular |
| title |
Una implementación hardware optimizada para el operador exponenciación modular |
| spellingShingle |
Una implementación hardware optimizada para el operador exponenciación modular Criptografía Aritmética Modular Lenguaje VHDL FPGA |
| title_short |
Una implementación hardware optimizada para el operador exponenciación modular |
| title_full |
Una implementación hardware optimizada para el operador exponenciación modular |
| title_fullStr |
Una implementación hardware optimizada para el operador exponenciación modular |
| title_full_unstemmed |
Una implementación hardware optimizada para el operador exponenciación modular |
| title_sort |
Una implementación hardware optimizada para el operador exponenciación modular |
| dc.creator.fl_str_mv |
Bolaños Martinez, Freddy Bernal Noreña, Álvaro |
| dc.contributor.author.spa.fl_str_mv |
Bolaños Martinez, Freddy Bernal Noreña, Álvaro |
| dc.subject.proposal.spa.fl_str_mv |
Criptografía Aritmética Modular Lenguaje VHDL FPGA |
| topic |
Criptografía Aritmética Modular Lenguaje VHDL FPGA |
| description |
Este documento muestra la optimización del operador Exponenciación Modular, aprovechando la gran flexibilidad de diseño que ofrecen el lenguaje VHDL y los dispositivos tipo FPGA. Debido a que el diseño se hace en un entorno limitado en hardware, la función de costo usada para la optimización considera tanto el tiempo de ejecución (desempeño) del operador, como el área ocupada por el mismo. La optimización se hace teniendo en cuenta tres alternativas distintas para la implementación del operador. Finalmente se comparan estas alternativas en términos de las funciones de costo asociadas a cada una y se discute la viabilidad de su implementación en entornos específicos. |
| publishDate |
2008 |
| dc.date.issued.spa.fl_str_mv |
2008 |
| dc.date.accessioned.spa.fl_str_mv |
2019-06-25T21:10:41Z |
| dc.date.available.spa.fl_str_mv |
2019-06-25T21:10:41Z |
| dc.type.spa.fl_str_mv |
Artículo de revista |
| dc.type.coar.fl_str_mv |
http://purl.org/coar/resource_type/c_2df8fbb1 |
| dc.type.driver.spa.fl_str_mv |
info:eu-repo/semantics/article |
| dc.type.version.spa.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.coar.spa.fl_str_mv |
http://purl.org/coar/resource_type/c_6501 |
| dc.type.coarversion.spa.fl_str_mv |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
| dc.type.content.spa.fl_str_mv |
Text |
| dc.type.redcol.spa.fl_str_mv |
http://purl.org/redcol/resource_type/ART |
| format |
http://purl.org/coar/resource_type/c_6501 |
| status_str |
publishedVersion |
| dc.identifier.uri.none.fl_str_mv |
https://repositorio.unal.edu.co/handle/unal/23001 |
| dc.identifier.eprints.spa.fl_str_mv |
http://bdigital.unal.edu.co/14036/ |
| url |
https://repositorio.unal.edu.co/handle/unal/23001 http://bdigital.unal.edu.co/14036/ |
| dc.language.iso.spa.fl_str_mv |
spa |
| language |
spa |
| dc.relation.spa.fl_str_mv |
http://revistas.unal.edu.co/index.php/dyna/article/view/1766 |
| dc.relation.ispartof.spa.fl_str_mv |
Universidad Nacional de Colombia Revistas electrónicas UN Dyna Dyna |
| dc.relation.ispartofseries.none.fl_str_mv |
Dyna; Vol. 75, núm. 156 (2008); 55-63 DYNA; Vol. 75, núm. 156 (2008); 55-63 2346-2183 0012-7353 |
| dc.relation.references.spa.fl_str_mv |
Bolaños Martinez, Freddy and Bernal Noreña, Álvaro (2008) Una implementación hardware optimizada para el operador exponenciación modular. Dyna; Vol. 75, núm. 156 (2008); 55-63 DYNA; Vol. 75, núm. 156 (2008); 55-63 2346-2183 0012-7353 . |
| dc.rights.spa.fl_str_mv |
Derechos reservados - Universidad Nacional de Colombia |
| dc.rights.coar.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
| dc.rights.license.spa.fl_str_mv |
Atribución-NoComercial 4.0 Internacional |
| dc.rights.uri.spa.fl_str_mv |
http://creativecommons.org/licenses/by-nc/4.0/ |
| dc.rights.accessrights.spa.fl_str_mv |
info:eu-repo/semantics/openAccess |
| rights_invalid_str_mv |
Atribución-NoComercial 4.0 Internacional Derechos reservados - Universidad Nacional de Colombia http://creativecommons.org/licenses/by-nc/4.0/ http://purl.org/coar/access_right/c_abf2 |
| eu_rights_str_mv |
openAccess |
| dc.format.mimetype.spa.fl_str_mv |
application/pdf |
| dc.publisher.spa.fl_str_mv |
Universidad Nacional de Colombia Sede Medellín |
| institution |
Universidad Nacional de Colombia |
| bitstream.url.fl_str_mv |
https://repositorio.unal.edu.co/bitstream/unal/23001/1/1766-7719-1-PB.pdf https://repositorio.unal.edu.co/bitstream/unal/23001/2/1766-23312-1-PB.htm https://repositorio.unal.edu.co/bitstream/unal/23001/3/1766-7719-1-PB.pdf.jpg |
| bitstream.checksum.fl_str_mv |
8972d679f04cefa608e571bd8ed9aca0 fc21d2fb154d7faa47ec4d49e446c547 289e1166d55bbf073fe120daedafbd82 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
| repository.name.fl_str_mv |
Repositorio Institucional Universidad Nacional de Colombia |
| repository.mail.fl_str_mv |
repositorio_nal@unal.edu.co |
| _version_ |
1814090243424387072 |