Evaluación de los bloques funcionales pertenecientes al CDMA Reverse Traffic Channel IS-95, mediante aproximación

El presente trabajo ilustra los avances realizados para la Tesis de Maestría en Ingeniería Eléctrica desarrollada en el área de simulación de sistemas de comunicación digital y el diseño orientado hacia los conceptos SDR (Software Defined Radio) dentro del Grupo de Control y Procesamiento Digital de...

Full description

Autores:
Pérez Camacho, Carlos Alberto
Tipo de recurso:
Fecha de publicación:
2006
Institución:
Universidad Nacional de Colombia
Repositorio:
Universidad Nacional de Colombia
Idioma:
spa
OAI Identifier:
oai:repositorio.unal.edu.co:unal/69946
Acceso en línea:
https://repositorio.unal.edu.co/handle/unal/69946
http://bdigital.unal.edu.co/2071/
Palabra clave:
62 Ingeniería y operaciones afines / Engineering
Diseño de sistemas de comunicación digital, Comunicaciones digitales
Rights
openAccess
License
Atribución-NoComercial 4.0 Internacional
Description
Summary:El presente trabajo ilustra los avances realizados para la Tesis de Maestría en Ingeniería Eléctrica desarrollada en el área de simulación de sistemas de comunicación digital y el diseño orientado hacia los conceptos SDR (Software Defined Radio) dentro del Grupo de Control y Procesamiento Digital de Señales. Este documento presenta una metodología de diseño orientada al modelado de los bloques funcionales CDMA Reverse Traffic Channel y además una metodología de validación dirigida a la comprobación de resultados obtenidos luego de la implementación funcional de los bloques en lenguaje VHDL. Se propone un procedimiento de generación automática del codigo VHDL correspondiente a los bloques analizados, los cuales son modelados con una estructura generalizada propuesta, basada en Registros de Corrimiento Realimentados Linealmente (LFSR) modificados con el fin de que permitan generar funcionalidades adicionales de salida, resultantes de la combinación lineal de las posiciones del registro. Se propone una modelo matricial para la configuración de los lazos de realimentación y las funciones de salida. La descripción del modelo se generaliza haciendo uso de UML y se presenta como un Modelo Oculto de Markov (HMM) operando bajo las teorías de los los Campos de Galois. Para la metodología de validación se propone la generación de archivos gráficos (*.vec) a partir de los resultados obtenidos con Simulink, los cuales pueden ser utilizados en entornos de desarrollo digital como MAXPLUS II o QUARTUS II. Los archivos generados permiten la simulación directa y la correspondiente verificación de los resultados. Para la generación de las descripciones VHDL se realiza una aproximación entity-based (basada en entidades) la cual se presenta en [27] como un enfoque hacia la descomposición jerárquica basada en unidades funcionales donde una entidad VHDL se considera como una abstracción de un objeto hardware, en este caso un Bloque Funcional.