Bloques funcionales del reverse traffic channel basados en un modelo generalizado lfsr

Se presenta una metodología de diseño, basada en Radios Definidos por Software (SDR) , y orientada al modelado de los bloques funcionales CDMA Reverse Traffic Channel. Además de una metodología de validación dirigida a la comprobación de resultados obtenidos luego de la implementación funcional de l...

Full description

Autores:
Pérez Camacho, Carlos Alberto
García Álvarez, Julio César
Tipo de recurso:
Article of journal
Fecha de publicación:
2007
Institución:
Universidad Nacional de Colombia
Repositorio:
Universidad Nacional de Colombia
Idioma:
spa
OAI Identifier:
oai:repositorio.unal.edu.co:unal/24127
Acceso en línea:
https://repositorio.unal.edu.co/handle/unal/24127
http://bdigital.unal.edu.co/15164/
Palabra clave:
Registros de Corrimiento Realimentados Linealmente LFSR
CRC
FEC
Codificación Convolucional
CDMA Reverse Traffic Channel
IS-95.
Rights
openAccess
License
Atribución-NoComercial 4.0 Internacional
Description
Summary:Se presenta una metodología de diseño, basada en Radios Definidos por Software (SDR) , y orientada al modelado de los bloques funcionales CDMA Reverse Traffic Channel. Además de una metodología de validación dirigida a la comprobación de resultados obtenidos luego de la implementación funcional de los bloques en lenguaje VHDL. Se propone un procedimiento de generación automática del código VHDL correspondiente a los bloques analizados, mediante una estructura generalizada modificada, basada en Registros de Corrimiento Realimentados Linealmente (LFSR), que permita generar funciones adicionales de salida, desde la combinación lineal de las posiciones del registro. Se propone un modelo matricial para la configuración de los lazos de realimentación y las funciones de salida. El bloque se caracteriza como un Modelo Oculto de Markov (HMM). Para la metodología de validación se propone la generación de archivos gráficos (*.vec) a partir de los resultados obtenidos con Simulink, los cuales pueden ser utilizados en entornos de desarrollo digital como MAX PLUS II o QUARTUS II. Los archivos generados permiten la simulación directa y la correspondiente verificación de los resultados. Para la generación de las descripciones VHDL se realiza una aproximación basada en entidades (entity-based), como un enfoque hacia la descomposición jerárquica basada en unidades funcionales donde una entidad VHDL se considera como una abstracción de un objeto hardware, en este caso un Bloque Funcional.