Circuito de recuperación de reloj cmos completamente integrable, diferencial, de alta velocidad y bajo consumo de potencia

En los sistemas electrónicos de recuperación de información (discos duros, unidades de lectura y escritura de DVD y CD, etc.), así como en las comunicaciones digitales en banda base, los circuitos de recuperación de reloj (CRC) juegan un papel fundamental, extrayendo la señal de reloj implícita en los datos recibidos, dicha señal es necesaria para sincronizar el procesamiento posterior de la información. En la actualidad esta tarea es difícil de lograr, no solo por la naturaleza aleatoria de los datos, sino por su alta velocidad de transferen-cia. En este artículo se presenta el diseño de un circuito de recuperación de reloj integrable en tecnología CMOS de alto desempeño, que opera a 1.2Gbps y consume únicamente 17.4mW de una fuente de 3.3V. Las altas prestaciones se logran al realizar un diseño completamente diferencial, utilizando arquitectura PLL convencional, lógica en modo corriente, así como un novedoso oscilador controlado por voltaje (VCO) de anillo de solo dos etapas. El diseño fue realizado con parámetros de proceso CMOS AMS de 0.35μm. Los resultados de la simulación en Hspice comprueban el buen desempeño del circuito, logrando la adquisición en menos de 300ns.

• Autores: Pacheco Bautista, Daniel; Castillo Soria, Francisco Rubén; Linares Aranda, Mónico; Salim Maza, Manuel
• Tipo de recurso: Article of journal
• Fecha de publicación: 2007
• Institución: Universidad Nacional de Colombia
• Repositorio: Universidad Nacional de Colombia
• Idioma: spa
• OAI Identifier: oai:repositorio.unal.edu.co:unal/28858
• Acceso en línea: https://repositorio.unal.edu.co/handle/unal/28858; http://bdigital.unal.edu.co/18906/
• Palabra clave: clock recovery circuit; MCML logic; ring oscillator; PLL; VCO; circuito recuperador de reloj; lógica MCML; oscilador de anillo; PLL; VCO
• Rights: openAccess
• License: Atribución-NoComercial 4.0 Internacional