Development of a 130nm digital standard cell library

Se propone el diseño de un conjunto de celdas digitales estándar incluidas dentro de una librería para aplicaciones de alta frecuencia en tecnología CMOS de 130nm. La librería cuenta con trece circuitos digitales los cuales son ocho compuertas de lógica combinacional, tres flip-flops para lógica sec...

Full description

Autores:
Sierra Pérez, Julián Humberto
Tipo de recurso:
http://purl.org/coar/version/c_b1a7d7d4d402bcce
Fecha de publicación:
2015
Institución:
Universidad Industrial de Santander
Repositorio:
Repositorio UIS
Idioma:
spa
OAI Identifier:
oai:noesis.uis.edu.co:20.500.14071/32578
Acceso en línea:
https://noesis.uis.edu.co/handle/20.500.14071/32578
https://noesis.uis.edu.co
Palabra clave:
Celdas Digitales
130Nm
Compuertas Digitales
Flip-Flop
Circuitos Integrados.
Standard Cell
130Nm
Cmos
Digital Gates
Flip-Flop
Strong Arm
Tspc
Asic.
Rights
License
Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
id UISANTADR2_df7ed751e39aea817aab98be6cb128e0
oai_identifier_str oai:noesis.uis.edu.co:20.500.14071/32578
network_acronym_str UISANTADR2
network_name_str Repositorio UIS
repository_id_str
dc.title.none.fl_str_mv Development of a 130nm digital standard cell library
dc.title.english.none.fl_str_mv Development of a 130nm digital standard cell library
title Development of a 130nm digital standard cell library
spellingShingle Development of a 130nm digital standard cell library
Celdas Digitales
130Nm
Compuertas Digitales
Flip-Flop
Circuitos Integrados.
Standard Cell
130Nm
Cmos
Digital Gates
Flip-Flop
Strong Arm
Tspc
Asic.
title_short Development of a 130nm digital standard cell library
title_full Development of a 130nm digital standard cell library
title_fullStr Development of a 130nm digital standard cell library
title_full_unstemmed Development of a 130nm digital standard cell library
title_sort Development of a 130nm digital standard cell library
dc.creator.fl_str_mv Sierra Pérez, Julián Humberto
dc.contributor.advisor.none.fl_str_mv Amaya Palacio, José Alejandro
Gómez Ortiz, Héctor Iván
dc.contributor.author.none.fl_str_mv Sierra Pérez, Julián Humberto
dc.subject.none.fl_str_mv Celdas Digitales
130Nm
Compuertas Digitales
Flip-Flop
Circuitos Integrados.
topic Celdas Digitales
130Nm
Compuertas Digitales
Flip-Flop
Circuitos Integrados.
Standard Cell
130Nm
Cmos
Digital Gates
Flip-Flop
Strong Arm
Tspc
Asic.
dc.subject.keyword.none.fl_str_mv Standard Cell
130Nm
Cmos
Digital Gates
Flip-Flop
Strong Arm
Tspc
Asic.
description Se propone el diseño de un conjunto de celdas digitales estándar incluidas dentro de una librería para aplicaciones de alta frecuencia en tecnología CMOS de 130nm. La librería cuenta con trece circuitos digitales los cuales son ocho compuertas de lógica combinacional, tres flip-flops para lógica secuencial y dos estructuras de optimización de circuitos integrados. Dos Flip-flops para operar en frecuencias sobre los 4.45 GHz. Comúnmente estas arquitecturas son usadas para bajo consumo y frecuencia de reloj moderada, pero en este trabajo se plantea un diseño de estas para alta velocidad con un incremento relativo en la potencia consumida. Se usa una estrategia de iteración para calcular las dimensiones del transistor para alcanzar la frecuencia de operación requerida. Las celdas diseñadas pueden ser usadas para diseñar sistemas digitales complejos de alta velocidad. El flujo de diseño usado incluye la selección del tamaño de los transistores, esquemáticos, implementación layout y simulaciones post-layout. Además se presenta un ejemplo de síntesis digital con las celdas estándar propuestas. Para realizar una comparación relativa entre los flip-flops diseñados, este trabajo usa una figura de mérito (FOM) en unidades de pW/Hz. Los Flip-flops de alta frecuencia TSPC y SA presentan una FOM de 0.2392 pW/Hz y 1.0126 pW/Hz -gate Based
publishDate 2015
dc.date.available.none.fl_str_mv 2015
2024-03-03T22:06:47Z
dc.date.created.none.fl_str_mv 2015
dc.date.issued.none.fl_str_mv 2015
dc.date.accessioned.none.fl_str_mv 2024-03-03T22:06:47Z
dc.type.local.none.fl_str_mv Tesis/Trabajo de grado - Monografía - Pregrado
dc.type.hasversion.none.fl_str_mv http://purl.org/coar/resource_type/c_7a1f
dc.type.coar.none.fl_str_mv http://purl.org/coar/version/c_b1a7d7d4d402bcce
format http://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.identifier.uri.none.fl_str_mv https://noesis.uis.edu.co/handle/20.500.14071/32578
dc.identifier.instname.none.fl_str_mv Universidad Industrial de Santander
dc.identifier.reponame.none.fl_str_mv Universidad Industrial de Santander
dc.identifier.repourl.none.fl_str_mv https://noesis.uis.edu.co
url https://noesis.uis.edu.co/handle/20.500.14071/32578
https://noesis.uis.edu.co
identifier_str_mv Universidad Industrial de Santander
dc.language.iso.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv http://creativecommons.org/licenses/by/4.0/
dc.rights.coar.fl_str_mv http://purl.org/coar/access_right/c_abf2
dc.rights.license.none.fl_str_mv Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.uri.none.fl_str_mv http://creativecommons.org/licenses/by-nc/4.0
dc.rights.creativecommons.none.fl_str_mv Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
rights_invalid_str_mv Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
http://creativecommons.org/licenses/by/4.0/
http://creativecommons.org/licenses/by-nc/4.0
Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
http://purl.org/coar/access_right/c_abf2
dc.format.mimetype.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidad Industrial de Santander
dc.publisher.faculty.none.fl_str_mv Facultad de Ingenierías Fisicomecánicas
dc.publisher.program.none.fl_str_mv Ingeniería Electrónica
dc.publisher.school.none.fl_str_mv Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
publisher.none.fl_str_mv Universidad Industrial de Santander
institution Universidad Industrial de Santander
bitstream.url.fl_str_mv https://noesis.uis.edu.co/bitstreams/3bf53404-13ad-4bab-bb5d-edc962c2b341/download
https://noesis.uis.edu.co/bitstreams/679d640e-cb12-46f4-9ecd-d5496bf74e0d/download
https://noesis.uis.edu.co/bitstreams/ddde66e0-9932-4f71-8e7e-43573f5ad670/download
bitstream.checksum.fl_str_mv 9839c18534f1bdc6f0d826e34f3aafbd
6b41047c176d230da500be8445ea4bf2
95414e844661c53e1e01ffd9aff559e4
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv DSpace at UIS
repository.mail.fl_str_mv noesis@uis.edu.co
_version_ 1814095247278342144
spelling Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)http://creativecommons.org/licenses/by/4.0/http://creativecommons.org/licenses/by-nc/4.0Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)http://purl.org/coar/access_right/c_abf2Amaya Palacio, José AlejandroGómez Ortiz, Héctor IvánSierra Pérez, Julián Humberto2024-03-03T22:06:47Z20152024-03-03T22:06:47Z20152015https://noesis.uis.edu.co/handle/20.500.14071/32578Universidad Industrial de SantanderUniversidad Industrial de Santanderhttps://noesis.uis.edu.coSe propone el diseño de un conjunto de celdas digitales estándar incluidas dentro de una librería para aplicaciones de alta frecuencia en tecnología CMOS de 130nm. La librería cuenta con trece circuitos digitales los cuales son ocho compuertas de lógica combinacional, tres flip-flops para lógica secuencial y dos estructuras de optimización de circuitos integrados. Dos Flip-flops para operar en frecuencias sobre los 4.45 GHz. Comúnmente estas arquitecturas son usadas para bajo consumo y frecuencia de reloj moderada, pero en este trabajo se plantea un diseño de estas para alta velocidad con un incremento relativo en la potencia consumida. Se usa una estrategia de iteración para calcular las dimensiones del transistor para alcanzar la frecuencia de operación requerida. Las celdas diseñadas pueden ser usadas para diseñar sistemas digitales complejos de alta velocidad. El flujo de diseño usado incluye la selección del tamaño de los transistores, esquemáticos, implementación layout y simulaciones post-layout. Además se presenta un ejemplo de síntesis digital con las celdas estándar propuestas. Para realizar una comparación relativa entre los flip-flops diseñados, este trabajo usa una figura de mérito (FOM) en unidades de pW/Hz. Los Flip-flops de alta frecuencia TSPC y SA presentan una FOM de 0.2392 pW/Hz y 1.0126 pW/Hz -gate BasedPregradoIngeniero ElectrónicoDigital standard cells designed for high frequency applications in 130nm CMOS technology is proposed in this work. The library has thirteen digital circuits, these circuits are eight combinational logic gates, three flip-flops for sequential logic and two structures for optimization of integrated circuits. Two dynamic Flip-Flops with True Single Phase Clock (TSPC) and StrongArm (SA) topologies were optimized to operate up to 4.45GHz. Commonly these architectures are used to low power and moderate clock frequency, but in this work a design of these circuits is developed with the objective of reach high speed with relative increment of power consumption. An iterative strategy to calculate the transistor dimensions to achieve the requested operation frequency was used. The designed cells can be used to design complex high speed digital systems. The used design flow includes the transistors size selection, schematic and layout implementation and post-layout simulation. Also, an example of digital synthesis with the proposed standard cells is presented. To do a fair comparison between designed flip-flops, this work uses a figure of merit (FOM) in pW/Hz. High frequency flip-flops TSPC and SAFFs present a FOM of 0.2392 pW/Hz and 1.0126 pW/Hz respectively whereas the Pass-Gate Based D FF has a FOM of 0.1146 pW/Hz.application/pdfspaUniversidad Industrial de SantanderFacultad de Ingenierías FisicomecánicasIngeniería ElectrónicaEscuela de Ingenierías Eléctrica, Electrónica y TelecomunicacionesCeldas Digitales130NmCompuertas DigitalesFlip-FlopCircuitos Integrados.Standard Cell130NmCmosDigital GatesFlip-FlopStrong ArmTspcAsic.Development of a 130nm digital standard cell libraryDevelopment of a 130nm digital standard cell libraryTesis/Trabajo de grado - Monografía - Pregradohttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_b1a7d7d4d402bcceORIGINALCarta de autorización.pdfapplication/pdf525187https://noesis.uis.edu.co/bitstreams/3bf53404-13ad-4bab-bb5d-edc962c2b341/download9839c18534f1bdc6f0d826e34f3aafbdMD51Documento.pdfapplication/pdf2636030https://noesis.uis.edu.co/bitstreams/679d640e-cb12-46f4-9ecd-d5496bf74e0d/download6b41047c176d230da500be8445ea4bf2MD52Nota de proyecto.pdfapplication/pdf121329https://noesis.uis.edu.co/bitstreams/ddde66e0-9932-4f71-8e7e-43573f5ad670/download95414e844661c53e1e01ffd9aff559e4MD5320.500.14071/32578oai:noesis.uis.edu.co:20.500.14071/325782024-03-03 17:06:47.675http://creativecommons.org/licenses/by-nc/4.0http://creativecommons.org/licenses/by/4.0/open.accesshttps://noesis.uis.edu.coDSpace at UISnoesis@uis.edu.co

Publicaciones similares