TÉCNICAS DE REDUCCIÓN DE POTENCIA PARA MODULADORES DELTA-SIGMA DE BAJO VOLTAJE (2023)
Utilizando un modelado de comportamiento basado en Matlab, se implementan dos moduladores $ΔΣ$ que emplean la arquitectura clásica de realimentación, un modulador de 2º orden y un modulador de 3er orden, utilizando un nodo tecnológico CMOS TSMC 180nm. Este trabajo presenta el resumen de todo el flujo de diseño de un modulador $ΔΣ$ aplicando técnicas de reducción de potencia, implementando integradores de condensadores conmutados basados en inversores y reduciendo la tensión de alimentación hasta $0,9V$ ($< |V_{THP}| + V_{THN}$). Estos moduladores presentan un pico $SNDR$ de $76dB@922mV$ Diff y $90dB@718mV$ Diff para el 2º y 3er orden respectivamente, con un Rango dinámico de entrada de $53dB$ y $71dB$.