Low-power delta-sigma data converter

En este documento se presenta el proceso de diseño de un conversor de datos analógico-a-digital(ADC) tipo modulador delta-sigma (A2), que utiliza una baja tensión de alimentación y requiere deun reducido consumo de potencia. Este sistema es diseñado para usarse en aplicaciones de audioy es implementable en un System-on-chip (SoC), que utilice un proceso de fabricación de bajo costode 180nm. Partiendo de un análisis de los retos de diseño para sistemas de baja tensión y de lastopologías de modulación delta-sigma reportadas, se presenta la selección y la implementación delmodulador, donde se tienen en cuenta las limitaciones del proceso de fabricación disponible para esteproyecto. Además, se presentan las pruebas realizadas para determinar el rendimiento del conversorde datos diseñado, considerando variaciones de proceso, voltaje y temperatura (PVT) que puedandegradar el comportamiento del mismo. El modulador delta-sigma presenta una relación señal aruido mínima de 55dB para la peor esquina de variación PVT junto con un consumo de potenciamáximo de 193,W, operando con una tensión de alimentación nominal de 0.9V y con un ancho debanda máximo de 8kHz para su señal de entrada. Por último, se presentan brevemente los aportesacadémicos en los que se participé durante el transcurso de mis estudios de pregrado.

• Autores: Santamaria Calderón, Joan Sebastián
• Tipo de recurso: http://purl.org/coar/version/c_b1a7d7d4d402bcce
• Fecha de publicación: 2021
• Institución: Universidad Industrial de Santander
• Repositorio: Repositorio UIS
• Idioma: spa
• OAI Identifier: oai:noesis.uis.edu.co:20.500.14071/40962
• Acceso en línea: https://noesis.uis.edu.co/handle/20.500.14071/40962; https://noesis.uis.edu.co
• Palabra clave: System-on-chip; Low-Power; Delta-Sigma; ADC.; System-on-chip; Low-Power; Delta-Sigma; ADC.
• License: Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)