Partial implementation of the physical layer of usb 3.1 receiver.

Este documento presenta la implementación de un 128b/132b alineador de bloques y un bufer elástico en una tecnología de bajo costo estándar CMOS 0.18 m. Se aborda el problema de la reducción del ancho de banda y de la reducción del área ocupada paralelizando los bits de entrada de la capa física dig...

Full description

Autores:
Serrano Peña, Ronaldo Enrique
Tipo de recurso:
http://purl.org/coar/version/c_b1a7d7d4d402bcce
Fecha de publicación:
2020
Institución:
Universidad Industrial de Santander
Repositorio:
Repositorio UIS
Idioma:
spa
OAI Identifier:
oai:noesis.uis.edu.co:20.500.14071/40067
Acceso en línea:
https://noesis.uis.edu.co/handle/20.500.14071/40067
https://noesis.uis.edu.co
Palabra clave:
128b/132b alineador de bloques
Bufer elastico
Descrambling
Frecuencia de operación
RC corners.
128b/132b block aligner
Elastic buffer
Descrambling
Operation frequency
RC corners.
Rights
License
Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
id UISANTADR2_b98dc18d05e4ac5c72784190c0cd9469
oai_identifier_str oai:noesis.uis.edu.co:20.500.14071/40067
network_acronym_str UISANTADR2
network_name_str Repositorio UIS
repository_id_str
dc.title.none.fl_str_mv Partial implementation of the physical layer of usb 3.1 receiver.
dc.title.english.none.fl_str_mv Partial implementation of the physical layer of usb 3.1 receiver
title Partial implementation of the physical layer of usb 3.1 receiver.
spellingShingle Partial implementation of the physical layer of usb 3.1 receiver.
128b/132b alineador de bloques
Bufer elastico
Descrambling
Frecuencia de operación
RC corners.
128b/132b block aligner
Elastic buffer
Descrambling
Operation frequency
RC corners.
title_short Partial implementation of the physical layer of usb 3.1 receiver.
title_full Partial implementation of the physical layer of usb 3.1 receiver.
title_fullStr Partial implementation of the physical layer of usb 3.1 receiver.
title_full_unstemmed Partial implementation of the physical layer of usb 3.1 receiver.
title_sort Partial implementation of the physical layer of usb 3.1 receiver.
dc.creator.fl_str_mv Serrano Peña, Ronaldo Enrique
dc.contributor.advisor.none.fl_str_mv Duran Blanco, Ckristian Ricardo Esteban
Roa Fuentes, Elkim Felipe
dc.contributor.author.none.fl_str_mv Serrano Peña, Ronaldo Enrique
dc.subject.none.fl_str_mv 128b/132b alineador de bloques
Bufer elastico
Descrambling
Frecuencia de operación
RC corners.
topic 128b/132b alineador de bloques
Bufer elastico
Descrambling
Frecuencia de operación
RC corners.
128b/132b block aligner
Elastic buffer
Descrambling
Operation frequency
RC corners.
dc.subject.keyword.none.fl_str_mv 128b/132b block aligner
Elastic buffer
Descrambling
Operation frequency
RC corners.
description Este documento presenta la implementación de un 128b/132b alineador de bloques y un bufer elástico en una tecnología de bajo costo estándar CMOS 0.18 m. Se aborda el problema de la reducción del ancho de banda y de la reducción del área ocupada paralelizando los bits de entrada de la capa física digital. La arquitectura implementada en el 128b/132b alineador de bloques usa la técnica de control de concatenación, reduciendo 36% del área ocupada y aumenta la frecuencia máxima de operación 48%. Además, la arquitectura implementada del bufer elástico usa la técnica de ensanchamiento de canal, reduciendo 78% del área ocupada y aumenta la frecuencia máxima de operación 42%. La parte implementada de la capa física funciona a una frecuencia de operación de 416MHz. Este trabajo demuestra la viabilidad de la implementación de los circuitos digitales presentes en la capa física de un receptor USB 3.1 en una tecnología de bajo costo. Al presentar los resultados de síntesis, se observa el incremento de la frecuencia de operación al comparar con las arquitecturas tradicionales presentes en el estado del arte. De este modo, es posible implementar un transceiver compatible con USB 3.1 en una tecnología con un proceso de fabricación mas grande al estándar CMOS 28 nm, lo cual reduce en gran medida el costo de un transceiver compatible con USB 3.1.
publishDate 2020
dc.date.available.none.fl_str_mv 2020
2024-03-04T00:43:10Z
dc.date.created.none.fl_str_mv 2020
dc.date.issued.none.fl_str_mv 2020
dc.date.accessioned.none.fl_str_mv 2024-03-04T00:43:10Z
dc.type.local.none.fl_str_mv Tesis/Trabajo de grado - Monografía - Pregrado
dc.type.hasversion.none.fl_str_mv http://purl.org/coar/resource_type/c_7a1f
dc.type.coar.none.fl_str_mv http://purl.org/coar/version/c_b1a7d7d4d402bcce
format http://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.identifier.uri.none.fl_str_mv https://noesis.uis.edu.co/handle/20.500.14071/40067
dc.identifier.instname.none.fl_str_mv Universidad Industrial de Santander
dc.identifier.reponame.none.fl_str_mv Universidad Industrial de Santander
dc.identifier.repourl.none.fl_str_mv https://noesis.uis.edu.co
url https://noesis.uis.edu.co/handle/20.500.14071/40067
https://noesis.uis.edu.co
identifier_str_mv Universidad Industrial de Santander
dc.language.iso.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv http://creativecommons.org/licenses/by/4.0/
dc.rights.coar.fl_str_mv http://purl.org/coar/access_right/c_abf2
dc.rights.license.none.fl_str_mv Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.uri.none.fl_str_mv http://creativecommons.org/licenses/by-nc/4.0
dc.rights.creativecommons.none.fl_str_mv Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
rights_invalid_str_mv Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
http://creativecommons.org/licenses/by/4.0/
http://creativecommons.org/licenses/by-nc/4.0
Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
http://purl.org/coar/access_right/c_abf2
dc.format.mimetype.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidad Industrial de Santander
dc.publisher.faculty.none.fl_str_mv Facultad de Ingenierías Fisicomecánicas
dc.publisher.program.none.fl_str_mv Ingeniería Electrónica
dc.publisher.school.none.fl_str_mv Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
publisher.none.fl_str_mv Universidad Industrial de Santander
institution Universidad Industrial de Santander
bitstream.url.fl_str_mv https://noesis.uis.edu.co/bitstreams/aab39cb7-af3d-4459-9906-efd756acd9cc/download
https://noesis.uis.edu.co/bitstreams/9903bd84-7728-4735-8f48-2e029cc64129/download
https://noesis.uis.edu.co/bitstreams/9034346a-d46a-40e5-b084-8b81c1c1db6c/download
bitstream.checksum.fl_str_mv 8b0114c3a0c064f04042d476fe1be392
53b4656a2bf7cf8bc6b29d271a0fae16
a7219a92692346003e580e486e183ec0
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv DSpace at UIS
repository.mail.fl_str_mv noesis@uis.edu.co
_version_ 1831929757797711872
spelling Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)http://creativecommons.org/licenses/by/4.0/http://creativecommons.org/licenses/by-nc/4.0Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)http://purl.org/coar/access_right/c_abf2Duran Blanco, Ckristian Ricardo EstebanRoa Fuentes, Elkim FelipeSerrano Peña, Ronaldo Enrique2024-03-04T00:43:10Z20202024-03-04T00:43:10Z20202020https://noesis.uis.edu.co/handle/20.500.14071/40067Universidad Industrial de SantanderUniversidad Industrial de Santanderhttps://noesis.uis.edu.coEste documento presenta la implementación de un 128b/132b alineador de bloques y un bufer elástico en una tecnología de bajo costo estándar CMOS 0.18 m. Se aborda el problema de la reducción del ancho de banda y de la reducción del área ocupada paralelizando los bits de entrada de la capa física digital. La arquitectura implementada en el 128b/132b alineador de bloques usa la técnica de control de concatenación, reduciendo 36% del área ocupada y aumenta la frecuencia máxima de operación 48%. Además, la arquitectura implementada del bufer elástico usa la técnica de ensanchamiento de canal, reduciendo 78% del área ocupada y aumenta la frecuencia máxima de operación 42%. La parte implementada de la capa física funciona a una frecuencia de operación de 416MHz. Este trabajo demuestra la viabilidad de la implementación de los circuitos digitales presentes en la capa física de un receptor USB 3.1 en una tecnología de bajo costo. Al presentar los resultados de síntesis, se observa el incremento de la frecuencia de operación al comparar con las arquitecturas tradicionales presentes en el estado del arte. De este modo, es posible implementar un transceiver compatible con USB 3.1 en una tecnología con un proceso de fabricación mas grande al estándar CMOS 28 nm, lo cual reduce en gran medida el costo de un transceiver compatible con USB 3.1.PregradoIngeniero ElectrónicoThis document presents an implementation of a 128b/132b block aligner and an elastic buffer in a CMOS standard 0.18 m low-cost technology. We address the problem of reducing bandwidth and occupying a smaller area by increasing the number of parallel bits in the physical structure. The architecture implemented for the 128b/132b block aligner uses the technique of concatenation control, reducing 36% the area occupied, and the maximum operation frequency increases 48%. Regarding the architecture implemented for the elastic buffer use the technique of channel enlargement, synthesis results demonstrate a reduction of 78% for the occupied area, and the maximum operation frequency increases 42%. The digital-physical layer interface supports a worst-case configurable-bygeneration frequency up to 416MHz. This work demonstrates the viability of the implementation of the digital circuits present in the physical layer of a USB 3.1 receiver in low-cost technology. We present the results of the synthesis, observe an increase in the frequency of operation compare to the traditional state of the art architectures. In this way, it will be possible to implement a transceiver compatible with USB 3.1 in technology with a manufacturing process higher than CMOS standard 28 nm, which significantly reduces the cost of a USB 3.1 compatible transceiver.application/pdfspaUniversidad Industrial de SantanderFacultad de Ingenierías FisicomecánicasIngeniería ElectrónicaEscuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones128b/132b alineador de bloquesBufer elasticoDescramblingFrecuencia de operaciónRC corners.128b/132b block alignerElastic bufferDescramblingOperation frequencyRC corners.Partial implementation of the physical layer of usb 3.1 receiver.Partial implementation of the physical layer of usb 3.1 receiverTesis/Trabajo de grado - Monografía - Pregradohttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_b1a7d7d4d402bcceORIGINALCarta de autorización.pdfapplication/pdf1697225https://noesis.uis.edu.co/bitstreams/aab39cb7-af3d-4459-9906-efd756acd9cc/download8b0114c3a0c064f04042d476fe1be392MD51Documento.pdfapplication/pdf16891623https://noesis.uis.edu.co/bitstreams/9903bd84-7728-4735-8f48-2e029cc64129/download53b4656a2bf7cf8bc6b29d271a0fae16MD52Nota de proyecto.pdfapplication/pdf13012538https://noesis.uis.edu.co/bitstreams/9034346a-d46a-40e5-b084-8b81c1c1db6c/downloada7219a92692346003e580e486e183ec0MD5320.500.14071/40067oai:noesis.uis.edu.co:20.500.14071/400672024-03-03 19:43:10.967http://creativecommons.org/licenses/by-nc/4.0http://creativecommons.org/licenses/by/4.0/open.accesshttps://noesis.uis.edu.coDSpace at UISnoesis@uis.edu.co