Aceleración de SDR mediante el uso de RFNOC

Los sistemas de radio definido por software como los USRP serie X300 o E300 contienen un FPGA de altas prestaciones, que de fabrica, se utiliza para el procesa- ´ miento basico de se ´ nales en procesos como ˜ Digital Down Conversion y Digital Up Conversion, los cuales no utilizan la totalidad de lo...

Full description

Autores:
Oviedo Rueda, Kevin Johan
Santos Rueda, Jorge Andres
Tipo de recurso:
http://purl.org/coar/version/c_b1a7d7d4d402bcce
Fecha de publicación:
2018
Institución:
Universidad Industrial de Santander
Repositorio:
Repositorio UIS
Idioma:
spa
OAI Identifier:
oai:noesis.uis.edu.co:20.500.14071/37834
Acceso en línea:
https://noesis.uis.edu.co/handle/20.500.14071/37834
https://noesis.uis.edu.co
Palabra clave:
Aceleracion De Software
Fft
Fpga
Gnu-Radio
Hdl
Rf- ´ Noc
Software Defined Radio
Usrp
Fft
Fpga
Gnu-Radio
Hdl
Rfnoc
Software-Acceleration
Software Defined Radio
Usrp.
Rights
License
Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
id UISANTADR2_9b8355f7b3f7c49c4cacb4488003b627
oai_identifier_str oai:noesis.uis.edu.co:20.500.14071/37834
network_acronym_str UISANTADR2
network_name_str Repositorio UIS
repository_id_str
dc.title.none.fl_str_mv Aceleración de SDR mediante el uso de RFNOC
dc.title.english.none.fl_str_mv Sdr acceleration by using rfnoc
title Aceleración de SDR mediante el uso de RFNOC
spellingShingle Aceleración de SDR mediante el uso de RFNOC
Aceleracion De Software
Fft
Fpga
Gnu-Radio
Hdl
Rf- ´ Noc
Software Defined Radio
Usrp
Fft
Fpga
Gnu-Radio
Hdl
Rfnoc
Software-Acceleration
Software Defined Radio
Usrp.
title_short Aceleración de SDR mediante el uso de RFNOC
title_full Aceleración de SDR mediante el uso de RFNOC
title_fullStr Aceleración de SDR mediante el uso de RFNOC
title_full_unstemmed Aceleración de SDR mediante el uso de RFNOC
title_sort Aceleración de SDR mediante el uso de RFNOC
dc.creator.fl_str_mv Oviedo Rueda, Kevin Johan
Santos Rueda, Jorge Andres
dc.contributor.advisor.none.fl_str_mv Reyes Torres, Óscar Mauricio
Angulo Julio, Carlos Andrés
dc.contributor.author.none.fl_str_mv Oviedo Rueda, Kevin Johan
Santos Rueda, Jorge Andres
dc.subject.none.fl_str_mv Aceleracion De Software
Fft
Fpga
Gnu-Radio
Hdl
Rf- ´ Noc
Software Defined Radio
Usrp
topic Aceleracion De Software
Fft
Fpga
Gnu-Radio
Hdl
Rf- ´ Noc
Software Defined Radio
Usrp
Fft
Fpga
Gnu-Radio
Hdl
Rfnoc
Software-Acceleration
Software Defined Radio
Usrp.
dc.subject.keyword.none.fl_str_mv Fft
Fpga
Gnu-Radio
Hdl
Rfnoc
Software-Acceleration
Software Defined Radio
Usrp.
description Los sistemas de radio definido por software como los USRP serie X300 o E300 contienen un FPGA de altas prestaciones, que de fabrica, se utiliza para el procesa- ´ miento basico de se ´ nales en procesos como ˜ Digital Down Conversion y Digital Up Conversion, los cuales no utilizan la totalidad de los recursos del FPGA. Los recursos restantes podr´ıan aprovecharse para ejecutar algoritmos que normalmente se llevan a cabo en el procesador del servidor, especialmente aquellos que se beneficien de la paralelizacion que los FPGAs ofrecen. En este trabajo se propuso RFNoC ´ como arquitectura integradora que permite el procesamiento heterogeneo en SDR; ´ para sustentar esta propuesta, primero se busco realizar una verificación del entornoútilizando la transformada rapida de Fourier como prueba piloto, documentando laárquitectura y el proceso de implementacion. Después se realizaron pruebas que ´ verificaron el correcto funcionamiento del bloque; estas pruebas consistieron en el analisis de propiedades y medición de exactitud con respecto a su versión teórica. ´ Finalmente se compararon resultados obtenidos del bloque RFNoC con respecto al bloque FFT de GNU-Radio los cuales permitieron indicar las situaciones donde el FPGA o el servidor destacan. Estos resultados ofrecen a los desarrolladores de SDR un metodo para aprovechar el potencial del FPGA en determinados momen- ´ tos y podr´ıa expandir el uso de SDR a nuevas areas de aplicación, cumpliendo la ´ funcion de diversos dispositivos de propósito espec ´ ´ıfico a los que podr´ıa reemplazar.
publishDate 2018
dc.date.available.none.fl_str_mv 2018
2024-03-03T23:57:13Z
dc.date.created.none.fl_str_mv 2018
dc.date.issued.none.fl_str_mv 2018
dc.date.accessioned.none.fl_str_mv 2024-03-03T23:57:13Z
dc.type.local.none.fl_str_mv Tesis/Trabajo de grado - Monografía - Pregrado
dc.type.hasversion.none.fl_str_mv http://purl.org/coar/resource_type/c_7a1f
dc.type.coar.none.fl_str_mv http://purl.org/coar/version/c_b1a7d7d4d402bcce
format http://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.identifier.uri.none.fl_str_mv https://noesis.uis.edu.co/handle/20.500.14071/37834
dc.identifier.instname.none.fl_str_mv Universidad Industrial de Santander
dc.identifier.reponame.none.fl_str_mv Universidad Industrial de Santander
dc.identifier.repourl.none.fl_str_mv https://noesis.uis.edu.co
url https://noesis.uis.edu.co/handle/20.500.14071/37834
https://noesis.uis.edu.co
identifier_str_mv Universidad Industrial de Santander
dc.language.iso.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv http://creativecommons.org/licenses/by/4.0/
dc.rights.coar.fl_str_mv http://purl.org/coar/access_right/c_abf2
dc.rights.license.none.fl_str_mv Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.uri.none.fl_str_mv http://creativecommons.org/licenses/by-nc/4.0
dc.rights.creativecommons.none.fl_str_mv Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
rights_invalid_str_mv Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
http://creativecommons.org/licenses/by/4.0/
http://creativecommons.org/licenses/by-nc/4.0
Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
http://purl.org/coar/access_right/c_abf2
dc.format.mimetype.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidad Industrial de Santander
dc.publisher.faculty.none.fl_str_mv Facultad de Ingenierías Fisicomecánicas
dc.publisher.program.none.fl_str_mv Ingeniería Electrónica
dc.publisher.school.none.fl_str_mv Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
publisher.none.fl_str_mv Universidad Industrial de Santander
institution Universidad Industrial de Santander
bitstream.url.fl_str_mv https://noesis.uis.edu.co/bitstreams/bc877a1e-2949-4800-a6f7-af932450958c/download
https://noesis.uis.edu.co/bitstreams/57518da1-5c74-4b05-9cef-68259fffc3e9/download
https://noesis.uis.edu.co/bitstreams/dbb24b30-66d1-4130-bffd-19acd42ac735/download
bitstream.checksum.fl_str_mv d5f7dd69e2f235875bb3eaaf16a6258d
21e3d192861aa43745e7f78a838df459
3bf5096fc5bff414c26e28852623c2a5
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv DSpace at UIS
repository.mail.fl_str_mv noesis@uis.edu.co
_version_ 1808402316111380480
spelling Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)http://creativecommons.org/licenses/by/4.0/http://creativecommons.org/licenses/by-nc/4.0Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)http://purl.org/coar/access_right/c_abf2Reyes Torres, Óscar MauricioAngulo Julio, Carlos AndrésOviedo Rueda, Kevin JohanSantos Rueda, Jorge Andres2024-03-03T23:57:13Z20182024-03-03T23:57:13Z20182018https://noesis.uis.edu.co/handle/20.500.14071/37834Universidad Industrial de SantanderUniversidad Industrial de Santanderhttps://noesis.uis.edu.coLos sistemas de radio definido por software como los USRP serie X300 o E300 contienen un FPGA de altas prestaciones, que de fabrica, se utiliza para el procesa- ´ miento basico de se ´ nales en procesos como ˜ Digital Down Conversion y Digital Up Conversion, los cuales no utilizan la totalidad de los recursos del FPGA. Los recursos restantes podr´ıan aprovecharse para ejecutar algoritmos que normalmente se llevan a cabo en el procesador del servidor, especialmente aquellos que se beneficien de la paralelizacion que los FPGAs ofrecen. En este trabajo se propuso RFNoC ´ como arquitectura integradora que permite el procesamiento heterogeneo en SDR; ´ para sustentar esta propuesta, primero se busco realizar una verificación del entornoútilizando la transformada rapida de Fourier como prueba piloto, documentando laárquitectura y el proceso de implementacion. Después se realizaron pruebas que ´ verificaron el correcto funcionamiento del bloque; estas pruebas consistieron en el analisis de propiedades y medición de exactitud con respecto a su versión teórica. ´ Finalmente se compararon resultados obtenidos del bloque RFNoC con respecto al bloque FFT de GNU-Radio los cuales permitieron indicar las situaciones donde el FPGA o el servidor destacan. Estos resultados ofrecen a los desarrolladores de SDR un metodo para aprovechar el potencial del FPGA en determinados momen- ´ tos y podr´ıa expandir el uso de SDR a nuevas areas de aplicación, cumpliendo la ´ funcion de diversos dispositivos de propósito espec ´ ´ıfico a los que podr´ıa reemplazar.PregradoIngeniero ElectrónicoSoftware-defined radio systems such as the USRP series X300 or E300 contain a high-performance FPGA used by default for basic processing of signals in processes such as Digital Down Conversion and Digital Up Conversion, which do not use all the FPGA resources. The remaining resources could be used to execute algorithms that are normally carried out in the server processor, especially those that benefit from the parallelization that FPGAs offer. In this thesis, RFNoC was proposed as an integrating architecture that allows heterogeneous processing in SDR. To support this proposal, first it was sought to verify the environment using the fast Fouier transform as a pilot test, documenting the architecture features and the implementation process. After that, tests were carried out to verify the correct behavior of the block. It were consisted of properties analysis and accuracy measurement with respect to its theoretical version. Finally, results obtained from the RFNoC block were compared with respect to the GNU-Radio FFT block, which allowed to indicate where the FPGA or the server procesor stand out. These results offer SDR developers a method to harness the potential of the FPGA at certain times and could expand the use of SDR to new application areas, fulfilling the function of various specific purpose devices that it could replace.application/pdfspaUniversidad Industrial de SantanderFacultad de Ingenierías FisicomecánicasIngeniería ElectrónicaEscuela de Ingenierías Eléctrica, Electrónica y TelecomunicacionesAceleracion De SoftwareFftFpgaGnu-RadioHdlRf- ´ NocSoftware Defined RadioUsrpFftFpgaGnu-RadioHdlRfnocSoftware-AccelerationSoftware Defined RadioUsrp.Aceleración de SDR mediante el uso de RFNOCSdr acceleration by using rfnocTesis/Trabajo de grado - Monografía - Pregradohttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_b1a7d7d4d402bcceORIGINALCarta de autorización.pdfapplication/pdf10926048https://noesis.uis.edu.co/bitstreams/bc877a1e-2949-4800-a6f7-af932450958c/downloadd5f7dd69e2f235875bb3eaaf16a6258dMD51Documento.pdfapplication/pdf14859858https://noesis.uis.edu.co/bitstreams/57518da1-5c74-4b05-9cef-68259fffc3e9/download21e3d192861aa43745e7f78a838df459MD52Nota de proyecto.pdfapplication/pdf1970358https://noesis.uis.edu.co/bitstreams/dbb24b30-66d1-4130-bffd-19acd42ac735/download3bf5096fc5bff414c26e28852623c2a5MD5320.500.14071/37834oai:noesis.uis.edu.co:20.500.14071/378342024-03-03 18:57:13.326http://creativecommons.org/licenses/by-nc/4.0http://creativecommons.org/licenses/by/4.0/open.accesshttps://noesis.uis.edu.coDSpace at UISnoesis@uis.edu.co