Ofuscación de circuitos y estrategias de bajo sobrecosto en Systemas-en-Chip formalmente definidos

Los diferentes circuitos electrónicos de consumo son susceptibles a diferentes tipos de ataques que pueden comprometer la autenticación y seguridad de los datos. Para circuitos digitales y sistemas de señal mixta, se utilizan celdas estándar para integrar el sistema con automatización de diseño electrónico (EDA). La ubicación y el enrutamiento de celdas estándar dan como resultado el diseño final de un sistema, pero pueden ser atacados con herramientas de destapado y generación de imágenes debido a la visibilidad de su hardware. Dichas celdas se pueden generar varias veces para realizar la ofuscación de los circuitos para mitigar la visibilidad y la extracción. Otra capa de seguridad es intrínseca dentro del sistema con aceleradores criptográficos y seguridad de la memoria. Aquí mostramos dos algoritmos de colocación diferentes para la generación de celdas estándar, un procedimiento de ofuscación de circuitos usando las celdas estándar anteriores, criptografía a nivel de sistema y protección de memoria, y generación de chips con verificación formal y funcional. Modificamos el algoritmo de ubicación de las celdas estándar para restringir diferentes soluciones para generar varios diseños diferentes que se aplicarán en la ofuscación del circuito.Además, el sistema implementa aceleradores criptográficos con fines de autenticación y seguridad. Este trabajo presenta también un ofuscador ajeno a la memoria con poca sobrecarga en área y tiempo. El sistema es generado por un generador de chips, que puede generar código RTL, generar padring y un dominio siempre activo para la gestión de bajo consumo. El SoC se puede integrar fácilmente en un flujo VLSI. De acuerdo con las especificaciones del procesador, el circuito generado se verifica formal y funcionalmente con varias restricciones para asumir y afirmar condiciones.

• Autores: Durán Blanco, Ckristian Ricardo Esteban
• Tipo de recurso: Doctoral thesis
• Fecha de publicación: 2022
• Institución: Universidad Industrial de Santander
• Repositorio: Repositorio UIS
• Idioma: eng
• OAI Identifier: oai:noesis.uis.edu.co:20.500.14071/11869
• Acceso en línea: https://noesis.uis.edu.co/handle/20.500.14071/11869; https://noesis.uis.edu.co
• Palabra clave: Obfuscación de Circuitos; Celdas estándar; Seguridad embebida; AES; SAT; Verificación formal; Verificación funcional; Circuit Obfuscation; Standard Cells; Embedded Security; AES; SAT; Formal Verification; Functional Verification
• Rights: openAccess
• License: Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)