Diseño de un regulador ldo integrable tecnología cmos (2008)
En este proyecto se presenta una nueva topología de regulador LDO desde un enfoquebasado en la reducción de área y consumo de potencia, que permite mejorar la respuesta enestado estable del circuito. El suministro de potencia en los dispositivos móviles, es uno de los problemas de circuitosque mayores retos plantea para los diseñadores de circuitos integrados. Establecer una tensióny corriente de alimentación específicas a partir de las baterías es una tarea bastante difícil,especialmente si se busca maximizar la eficiencia. Los reguladores LDO, los cuales pertenecena la rama de circuitos administradores de potencia, son una de las soluciones más robustas ymodernas para llevar a cabo dicha labor. El núcleo de los reguladores está compuesto por el transistor de potencia, pues es este dispositivo el que define la tensión de salida y la corriente máxima de carga. Típicamente,este transistor se diseña para operar en saturación. En este trabajo, se propone la implentacióndel transistor de potencia en tríodo con el fin de obtener una gran reducción en el área delcircuito sin ir en detrimento de su desempeño. El amplificador de error se diseña usando laoptimización convexa, específicamente la programación geométrica, para reducir el consumode potencia global. La topología de circuito propuesta para la mejora de la respuesta enestado estable se denominó “sumidero de corriente dinámico”, la cual se basa en celdas de transconductancia y espejos de corriente, y cuya finalidad es permitir la descarga del capacitor de compensación sin afectar la eficiencia del circuito.Los resultados obtenidos se verificaron usando software de circuitos especializado, lo que permitió validar la metodología de diseño utilizada y la topología de circuitos propuesta.