Design of digital-to-analog converter in 180nm cmos technology for soc application

Este artículo presenta el diseño de un convertidor digital a analógico (DAC) de 12 bits basado en una arquitectura capacitiva diferencial (CDAC) con split-capacitor construido mediante el arreglo de un capacitor en paralelo con dos capacitores en serie de valor unitario. El DAC se implementó utiliza...

Full description

Autores:
Chacon Sanchez, Eder Zamir
Tipo de recurso:
http://purl.org/coar/version/c_b1a7d7d4d402bcce
Fecha de publicación:
2018
Institución:
Universidad Industrial de Santander
Repositorio:
Repositorio UIS
Idioma:
spa
OAI Identifier:
oai:noesis.uis.edu.co:20.500.14071/37831
Acceso en línea:
https://noesis.uis.edu.co/handle/20.500.14071/37831
https://noesis.uis.edu.co
Palabra clave:
Error Dnl
Condensador Divisor
Condensador Unitario
Calibración
Dac
Condensador Mom.
Split-Capacitor
Dnl Error
Unit Capacitor
Calibration
Dac
Mom Capacitor
Rights
License
Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
id UISANTADR2_881a916788960fa71ec7c93ba2fcaf0b
oai_identifier_str oai:noesis.uis.edu.co:20.500.14071/37831
network_acronym_str UISANTADR2
network_name_str Repositorio UIS
repository_id_str
dc.title.none.fl_str_mv Design of digital-to-analog converter in 180nm cmos technology for soc application
dc.title.english.none.fl_str_mv Design of a digital-to-analog converter in 180nm cmos technology for soc application1 .
title Design of digital-to-analog converter in 180nm cmos technology for soc application
spellingShingle Design of digital-to-analog converter in 180nm cmos technology for soc application
Error Dnl
Condensador Divisor
Condensador Unitario
Calibración
Dac
Condensador Mom.
Split-Capacitor
Dnl Error
Unit Capacitor
Calibration
Dac
Mom Capacitor
title_short Design of digital-to-analog converter in 180nm cmos technology for soc application
title_full Design of digital-to-analog converter in 180nm cmos technology for soc application
title_fullStr Design of digital-to-analog converter in 180nm cmos technology for soc application
title_full_unstemmed Design of digital-to-analog converter in 180nm cmos technology for soc application
title_sort Design of digital-to-analog converter in 180nm cmos technology for soc application
dc.creator.fl_str_mv Chacon Sanchez, Eder Zamir
dc.contributor.advisor.none.fl_str_mv Amaya Beltrán, Andrés Felipe
Roa Fuentes, Elkim Felipe
dc.contributor.author.none.fl_str_mv Chacon Sanchez, Eder Zamir
dc.subject.none.fl_str_mv Error Dnl
Condensador Divisor
Condensador Unitario
Calibración
Dac
Condensador Mom.
topic Error Dnl
Condensador Divisor
Condensador Unitario
Calibración
Dac
Condensador Mom.
Split-Capacitor
Dnl Error
Unit Capacitor
Calibration
Dac
Mom Capacitor
dc.subject.keyword.none.fl_str_mv Split-Capacitor
Dnl Error
Unit Capacitor
Calibration
Dac
Mom Capacitor
description Este artículo presenta el diseño de un convertidor digital a analógico (DAC) de 12 bits basado en una arquitectura capacitiva diferencial (CDAC) con split-capacitor construido mediante el arreglo de un capacitor en paralelo con dos capacitores en serie de valor unitario. El DAC se implementó utilizando una tecnología CMOS estándar de 180 nm. Se usaron capacitores de metal-óxido-metal (MOM) para implementar un diseño interdigitado con distribución centroide común y capacitores dummy para reducir el acoplamiento y los efectos de desajuste. Se aplica un método de calibración mediante asignación de una palabra digital con capacidad de ser modificada según sea conveniente para mejorar el error de DNL existente, la calibración utiliza una máquina de estados finitos y un banco de condensadores adicionales ubicados en el lado del bit menos significativo del diseño con una resolución de un cuarto de capacitor unitario. Las simulaciones post-layout muestran una no linealidad integral y diferencial menor que 1 LSB respectivamente, a una frecuencia de muestreo de 10 MHz. El circuito diseñado ocupa un área total de 0.0544mm2 (160µm X 340µm), con un consumo actual de 3.046µA. El DAC se puede utilizar para fines de trimming y calibración de circuitos analógicos de señal mixta en aplicaciones de Sistemas en Chip (SoC).
publishDate 2018
dc.date.available.none.fl_str_mv 2018
2024-03-03T23:57:12Z
dc.date.created.none.fl_str_mv 2018
dc.date.issued.none.fl_str_mv 2018
dc.date.accessioned.none.fl_str_mv 2024-03-03T23:57:12Z
dc.type.local.none.fl_str_mv Tesis/Trabajo de grado - Monografía - Pregrado
dc.type.hasversion.none.fl_str_mv http://purl.org/coar/resource_type/c_7a1f
dc.type.coar.none.fl_str_mv http://purl.org/coar/version/c_b1a7d7d4d402bcce
format http://purl.org/coar/version/c_b1a7d7d4d402bcce
dc.identifier.uri.none.fl_str_mv https://noesis.uis.edu.co/handle/20.500.14071/37831
dc.identifier.instname.none.fl_str_mv Universidad Industrial de Santander
dc.identifier.reponame.none.fl_str_mv Universidad Industrial de Santander
dc.identifier.repourl.none.fl_str_mv https://noesis.uis.edu.co
url https://noesis.uis.edu.co/handle/20.500.14071/37831
https://noesis.uis.edu.co
identifier_str_mv Universidad Industrial de Santander
dc.language.iso.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv http://creativecommons.org/licenses/by/4.0/
dc.rights.coar.fl_str_mv http://purl.org/coar/access_right/c_abf2
dc.rights.license.none.fl_str_mv Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
dc.rights.uri.none.fl_str_mv http://creativecommons.org/licenses/by-nc/4.0
dc.rights.creativecommons.none.fl_str_mv Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
rights_invalid_str_mv Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
http://creativecommons.org/licenses/by/4.0/
http://creativecommons.org/licenses/by-nc/4.0
Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
http://purl.org/coar/access_right/c_abf2
dc.format.mimetype.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidad Industrial de Santander
dc.publisher.faculty.none.fl_str_mv Facultad de Ingenierías Fisicomecánicas
dc.publisher.program.none.fl_str_mv Ingeniería Electrónica
dc.publisher.school.none.fl_str_mv Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
publisher.none.fl_str_mv Universidad Industrial de Santander
institution Universidad Industrial de Santander
bitstream.url.fl_str_mv https://noesis.uis.edu.co/bitstreams/03e67ec0-1883-47f0-8c19-84c9e9aedaa6/download
https://noesis.uis.edu.co/bitstreams/19855f55-00ae-4a73-a29f-c5801bd533e7/download
https://noesis.uis.edu.co/bitstreams/de633fdf-678e-4f02-8957-fe2ce1090863/download
bitstream.checksum.fl_str_mv b97efda9135dff1e394441acaee7d0c4
a8c9d6afd49b6b134ac977826cd0b9e0
5a29b4ba2bda9d8d4c9073f965251429
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv DSpace at UIS
repository.mail.fl_str_mv noesis@uis.edu.co
_version_ 1814095232271122432
spelling Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)http://creativecommons.org/licenses/by/4.0/http://creativecommons.org/licenses/by-nc/4.0Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)http://purl.org/coar/access_right/c_abf2Amaya Beltrán, Andrés FelipeRoa Fuentes, Elkim FelipeChacon Sanchez, Eder Zamir2024-03-03T23:57:12Z20182024-03-03T23:57:12Z20182018https://noesis.uis.edu.co/handle/20.500.14071/37831Universidad Industrial de SantanderUniversidad Industrial de Santanderhttps://noesis.uis.edu.coEste artículo presenta el diseño de un convertidor digital a analógico (DAC) de 12 bits basado en una arquitectura capacitiva diferencial (CDAC) con split-capacitor construido mediante el arreglo de un capacitor en paralelo con dos capacitores en serie de valor unitario. El DAC se implementó utilizando una tecnología CMOS estándar de 180 nm. Se usaron capacitores de metal-óxido-metal (MOM) para implementar un diseño interdigitado con distribución centroide común y capacitores dummy para reducir el acoplamiento y los efectos de desajuste. Se aplica un método de calibración mediante asignación de una palabra digital con capacidad de ser modificada según sea conveniente para mejorar el error de DNL existente, la calibración utiliza una máquina de estados finitos y un banco de condensadores adicionales ubicados en el lado del bit menos significativo del diseño con una resolución de un cuarto de capacitor unitario. Las simulaciones post-layout muestran una no linealidad integral y diferencial menor que 1 LSB respectivamente, a una frecuencia de muestreo de 10 MHz. El circuito diseñado ocupa un área total de 0.0544mm2 (160µm X 340µm), con un consumo actual de 3.046µA. El DAC se puede utilizar para fines de trimming y calibración de circuitos analógicos de señal mixta en aplicaciones de Sistemas en Chip (SoC).PregradoIngeniero ElectrónicoThis paper presents the design of a 12-bit digital-to-analog (DAC) converter based on a differential capacitive architecture (CDAC) with split-capacitor built by arranging a capacitor in parallel with two capacitors in series. The DAC was implemented using a standard CMOS 180nm technology. Metal-oxide-metal (MOM) capacitors were used to implement an interdigitated layout with common centroid distribution and dummy capacitors to reduce coupling and mismatch effects. A calibration method is applied by assigning a digital word with the ability to be modified as appropriate to improve DNL error, which uses a finite state machine and an extra capacitor bank on the least significant bit side of the design with a resolution of a quarter of a unit capacitor. Post-layout simulations shows an integral and differential nonlinearities smaller than 1 LSB respectively, at a sampling frequency of 10 MHz. The designed circuit occupies and area of 0.0544mm2 (160µm X 340µm), with a current consumption of 3.046µA. The DAC could be used for trimming and calibration purposes of analog and mixed-signal circuits in System-on-Chip (SoC) applications.application/pdfspaUniversidad Industrial de SantanderFacultad de Ingenierías FisicomecánicasIngeniería ElectrónicaEscuela de Ingenierías Eléctrica, Electrónica y TelecomunicacionesError DnlCondensador DivisorCondensador UnitarioCalibraciónDacCondensador Mom.Split-CapacitorDnl ErrorUnit CapacitorCalibrationDacMom CapacitorDesign of digital-to-analog converter in 180nm cmos technology for soc applicationDesign of a digital-to-analog converter in 180nm cmos technology for soc application1 .Tesis/Trabajo de grado - Monografía - Pregradohttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_b1a7d7d4d402bcceORIGINALCarta de autorización.pdfapplication/pdf316735https://noesis.uis.edu.co/bitstreams/03e67ec0-1883-47f0-8c19-84c9e9aedaa6/downloadb97efda9135dff1e394441acaee7d0c4MD51Documento.pdfapplication/pdf1345410https://noesis.uis.edu.co/bitstreams/19855f55-00ae-4a73-a29f-c5801bd533e7/downloada8c9d6afd49b6b134ac977826cd0b9e0MD52Nota de proyecto.pdfapplication/pdf221018https://noesis.uis.edu.co/bitstreams/de633fdf-678e-4f02-8957-fe2ce1090863/download5a29b4ba2bda9d8d4c9073f965251429MD5320.500.14071/37831oai:noesis.uis.edu.co:20.500.14071/378312024-03-03 18:57:12.843http://creativecommons.org/licenses/by-nc/4.0http://creativecommons.org/licenses/by/4.0/open.accesshttps://noesis.uis.edu.coDSpace at UISnoesis@uis.edu.co