Impedance matching circuit for high speed applications (2018)
Este trabajo presenta la metodolog´ıa de diseno de una red de adaptaci ˜ on resistiva varia- ´ ble de forma integrada utilizando la tecnolog´ıa estandar CMOS tsmc 180nm, para lograr la ´ maxima transferencia de potencia en aplicaciones USB 3.0. Las descargas electrostáticas ´ (ESD) se consideran durante el diseno de la red de adaptaci ˜ on para garantizar la seguridad ´ del oxido de los transistores. Además, se consideran las altas densidades de corriente y ´ los altos voltajes producidos por diferentes modelos de ESD, como el modelo de maquina ´ (MM) y el modelo de cuerpo humano (HBM) para el dimensionamiento de los elementos, a fin de asegurar su integridad f´ısica. La topolog´ıa presentada en este trabajo esta compuesta ´ por una resistencia en serie con un transistor NMOS en funcion switch para variar el valoréquivalente de la red de resistencia. Se propone la inclusion de un divisor de tensión de bajo ´ consumo compuesto por transistores PMOS, para evitar superar la tension de ruptura en los ´ terminales puerta-surtidor de los transistores NMOS durante una descarga electrostatica. ´ La red de adaptacion tiene un rango de operación de 65 ´ Ω a 35Ω distribuidos en 30 ramas de resistencia diferentes en paralelo. La accion de control de la red de adaptación se lo- ´ gra mediante la implementacion de códigos termómetro y binario. Se implementa un bloque ´ de calibracion para mitigar las variaciones debidas a las variaciones de Proceso-Voltaje- ´ Temperatura (PVT), garantizando siempre el correcto rango de operacion para diferentes ´ condiciones extremas. Se obtiene un consumo de corriente estatico máximo de aproxima- ´ damente 8mA para los resultados de simulaciones de esquina (corners).