Impedance matching circuit for high speed applications
Este trabajo presenta la metodolog´ıa de diseno de una red de adaptaci ˜ on resistiva varia- ´ ble de forma integrada utilizando la tecnolog´ıa estandar CMOS tsmc 180nm, para lograr la ´ maxima transferencia de potencia en aplicaciones USB 3.0. Las descargas electrostáticas ´ (ESD) se consideran dur...
- Autores:
-
Dovale Vargas, Luisa Fernanda
- Tipo de recurso:
- http://purl.org/coar/version/c_b1a7d7d4d402bcce
- Fecha de publicación:
- 2018
- Institución:
- Universidad Industrial de Santander
- Repositorio:
- Repositorio UIS
- Idioma:
- spa
- OAI Identifier:
- oai:noesis.uis.edu.co:20.500.14071/37848
- Palabra clave:
- Codigo Binario
Evento Esd
Protección Esd
Red De Adaptación´ De Impedancias
Codigo Termómetro.
Binary Code
Esd Event
Esd Protection
Impedance Matching Network
Thermometer Code.
- Rights
- License
- Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)
id |
UISANTADR2_193769d62594911c34491a0e1f413a93 |
---|---|
oai_identifier_str |
oai:noesis.uis.edu.co:20.500.14071/37848 |
network_acronym_str |
UISANTADR2 |
network_name_str |
Repositorio UIS |
repository_id_str |
|
dc.title.none.fl_str_mv |
Impedance matching circuit for high speed applications |
dc.title.english.none.fl_str_mv |
Impedance matching circuit for high speed applications. |
title |
Impedance matching circuit for high speed applications |
spellingShingle |
Impedance matching circuit for high speed applications Codigo Binario Evento Esd Protección Esd Red De Adaptación´ De Impedancias Codigo Termómetro. Binary Code Esd Event Esd Protection Impedance Matching Network Thermometer Code. |
title_short |
Impedance matching circuit for high speed applications |
title_full |
Impedance matching circuit for high speed applications |
title_fullStr |
Impedance matching circuit for high speed applications |
title_full_unstemmed |
Impedance matching circuit for high speed applications |
title_sort |
Impedance matching circuit for high speed applications |
dc.creator.fl_str_mv |
Dovale Vargas, Luisa Fernanda |
dc.contributor.advisor.none.fl_str_mv |
Moya Baquero, Juan Sebastian Roa Fuentes, Elkim Felipe |
dc.contributor.author.none.fl_str_mv |
Dovale Vargas, Luisa Fernanda |
dc.subject.none.fl_str_mv |
Codigo Binario Evento Esd Protección Esd Red De Adaptación´ De Impedancias Codigo Termómetro. |
topic |
Codigo Binario Evento Esd Protección Esd Red De Adaptación´ De Impedancias Codigo Termómetro. Binary Code Esd Event Esd Protection Impedance Matching Network Thermometer Code. |
dc.subject.keyword.none.fl_str_mv |
Binary Code Esd Event Esd Protection Impedance Matching Network Thermometer Code. |
description |
Este trabajo presenta la metodolog´ıa de diseno de una red de adaptaci ˜ on resistiva varia- ´ ble de forma integrada utilizando la tecnolog´ıa estandar CMOS tsmc 180nm, para lograr la ´ maxima transferencia de potencia en aplicaciones USB 3.0. Las descargas electrostáticas ´ (ESD) se consideran durante el diseno de la red de adaptaci ˜ on para garantizar la seguridad ´ del oxido de los transistores. Además, se consideran las altas densidades de corriente y ´ los altos voltajes producidos por diferentes modelos de ESD, como el modelo de maquina ´ (MM) y el modelo de cuerpo humano (HBM) para el dimensionamiento de los elementos, a fin de asegurar su integridad f´ısica. La topolog´ıa presentada en este trabajo esta compuesta ´ por una resistencia en serie con un transistor NMOS en funcion switch para variar el valoréquivalente de la red de resistencia. Se propone la inclusion de un divisor de tensión de bajo ´ consumo compuesto por transistores PMOS, para evitar superar la tension de ruptura en los ´ terminales puerta-surtidor de los transistores NMOS durante una descarga electrostatica. ´ La red de adaptacion tiene un rango de operación de 65 ´ Ω a 35Ω distribuidos en 30 ramas de resistencia diferentes en paralelo. La accion de control de la red de adaptación se lo- ´ gra mediante la implementacion de códigos termómetro y binario. Se implementa un bloque ´ de calibracion para mitigar las variaciones debidas a las variaciones de Proceso-Voltaje- ´ Temperatura (PVT), garantizando siempre el correcto rango de operacion para diferentes ´ condiciones extremas. Se obtiene un consumo de corriente estatico máximo de aproxima- ´ damente 8mA para los resultados de simulaciones de esquina (corners). |
publishDate |
2018 |
dc.date.available.none.fl_str_mv |
2018 2024-03-03T23:57:15Z |
dc.date.created.none.fl_str_mv |
2018 |
dc.date.issued.none.fl_str_mv |
2018 |
dc.date.accessioned.none.fl_str_mv |
2024-03-03T23:57:15Z |
dc.type.local.none.fl_str_mv |
Tesis/Trabajo de grado - Monografía - Pregrado |
dc.type.hasversion.none.fl_str_mv |
http://purl.org/coar/resource_type/c_7a1f |
dc.type.coar.none.fl_str_mv |
http://purl.org/coar/version/c_b1a7d7d4d402bcce |
format |
http://purl.org/coar/version/c_b1a7d7d4d402bcce |
dc.identifier.uri.none.fl_str_mv |
https://noesis.uis.edu.co/handle/20.500.14071/37848 |
dc.identifier.instname.none.fl_str_mv |
Universidad Industrial de Santander |
dc.identifier.reponame.none.fl_str_mv |
Universidad Industrial de Santander |
dc.identifier.repourl.none.fl_str_mv |
https://noesis.uis.edu.co |
url |
https://noesis.uis.edu.co/handle/20.500.14071/37848 https://noesis.uis.edu.co |
identifier_str_mv |
Universidad Industrial de Santander |
dc.language.iso.none.fl_str_mv |
spa |
language |
spa |
dc.rights.none.fl_str_mv |
http://creativecommons.org/licenses/by/4.0/ |
dc.rights.coar.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
dc.rights.license.none.fl_str_mv |
Attribution-NonCommercial 4.0 International (CC BY-NC 4.0) |
dc.rights.uri.none.fl_str_mv |
http://creativecommons.org/licenses/by-nc/4.0 |
dc.rights.creativecommons.none.fl_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0) |
rights_invalid_str_mv |
Attribution-NonCommercial 4.0 International (CC BY-NC 4.0) http://creativecommons.org/licenses/by/4.0/ http://creativecommons.org/licenses/by-nc/4.0 Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0) http://purl.org/coar/access_right/c_abf2 |
dc.format.mimetype.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Universidad Industrial de Santander |
dc.publisher.faculty.none.fl_str_mv |
Facultad de Ingenierías Fisicomecánicas |
dc.publisher.program.none.fl_str_mv |
Ingeniería Electrónica |
dc.publisher.school.none.fl_str_mv |
Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones |
publisher.none.fl_str_mv |
Universidad Industrial de Santander |
institution |
Universidad Industrial de Santander |
bitstream.url.fl_str_mv |
https://noesis.uis.edu.co/bitstreams/30270ff7-d293-4996-96cc-6ac3b60c4d23/download https://noesis.uis.edu.co/bitstreams/5c7ab4bb-3d75-48a1-ac96-431d27d6d9bb/download https://noesis.uis.edu.co/bitstreams/73ae21ec-ffc8-4471-8c09-2570a1affb1e/download |
bitstream.checksum.fl_str_mv |
a352065b8b512200284b93e92080f363 033e8e8d8f8eb29e6a7a587f0f1e99c1 1e7ef74ea8cfe703199186ceb6b00d38 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
DSpace at UIS |
repository.mail.fl_str_mv |
noesis@uis.edu.co |
_version_ |
1831929708930924544 |
spelling |
Attribution-NonCommercial 4.0 International (CC BY-NC 4.0)http://creativecommons.org/licenses/by/4.0/http://creativecommons.org/licenses/by-nc/4.0Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)http://purl.org/coar/access_right/c_abf2Moya Baquero, Juan SebastianRoa Fuentes, Elkim FelipeDovale Vargas, Luisa Fernanda2024-03-03T23:57:15Z20182024-03-03T23:57:15Z20182018https://noesis.uis.edu.co/handle/20.500.14071/37848Universidad Industrial de SantanderUniversidad Industrial de Santanderhttps://noesis.uis.edu.coEste trabajo presenta la metodolog´ıa de diseno de una red de adaptaci ˜ on resistiva varia- ´ ble de forma integrada utilizando la tecnolog´ıa estandar CMOS tsmc 180nm, para lograr la ´ maxima transferencia de potencia en aplicaciones USB 3.0. Las descargas electrostáticas ´ (ESD) se consideran durante el diseno de la red de adaptaci ˜ on para garantizar la seguridad ´ del oxido de los transistores. Además, se consideran las altas densidades de corriente y ´ los altos voltajes producidos por diferentes modelos de ESD, como el modelo de maquina ´ (MM) y el modelo de cuerpo humano (HBM) para el dimensionamiento de los elementos, a fin de asegurar su integridad f´ısica. La topolog´ıa presentada en este trabajo esta compuesta ´ por una resistencia en serie con un transistor NMOS en funcion switch para variar el valoréquivalente de la red de resistencia. Se propone la inclusion de un divisor de tensión de bajo ´ consumo compuesto por transistores PMOS, para evitar superar la tension de ruptura en los ´ terminales puerta-surtidor de los transistores NMOS durante una descarga electrostatica. ´ La red de adaptacion tiene un rango de operación de 65 ´ Ω a 35Ω distribuidos en 30 ramas de resistencia diferentes en paralelo. La accion de control de la red de adaptación se lo- ´ gra mediante la implementacion de códigos termómetro y binario. Se implementa un bloque ´ de calibracion para mitigar las variaciones debidas a las variaciones de Proceso-Voltaje- ´ Temperatura (PVT), garantizando siempre el correcto rango de operacion para diferentes ´ condiciones extremas. Se obtiene un consumo de corriente estatico máximo de aproxima- ´ damente 8mA para los resultados de simulaciones de esquina (corners).PregradoIngeniero ElectrónicoThis work presents the design methodology of an integrated variable resistance adaptation network using a standard CMOS tsmc 180nm technology, for achieving maximum power transfer in USB 3.0 applications. Electrostatic discharges (ESD) are considered during the design of the adaptation network for guarantying transistor oxide safety value. Additionally, high current densities and high voltages produced by different ESD models such as the machine model (MM) and the human body model (HBM) are considered for elements dimensioning, in order to assure its physical integrity. The topology presented in this work is composed by a resistance in series with an NMOS switching transistor for varying the equivalent resistance network value. A proposed low power consumption voltage divider paths composed by PMOS transistors are included, for avoiding overtaking NMOS transistor breakdown voltages branches during an electrostatic discharge. The adaptation network has an operating range from 65Ω to 35Ω distributed in 30 different resistance branches in parallel. The control action of the adaptation network is achieved by implementing both thermometer and binary codes. A calibration block is implemented for mitigating Process-Voltage-Temperature (PVT) variations, to ensuring always correct operation range in different extreme conditions. An 8mA maximum static current consumption is achieved for corner simulations results.application/pdfspaUniversidad Industrial de SantanderFacultad de Ingenierías FisicomecánicasIngeniería ElectrónicaEscuela de Ingenierías Eléctrica, Electrónica y TelecomunicacionesCodigo BinarioEvento EsdProtección EsdRed De Adaptación´ De ImpedanciasCodigo Termómetro.Binary CodeEsd EventEsd ProtectionImpedance Matching NetworkThermometer Code.Impedance matching circuit for high speed applicationsImpedance matching circuit for high speed applications.Tesis/Trabajo de grado - Monografía - Pregradohttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_b1a7d7d4d402bcceORIGINALCarta de autorización.pdfapplication/pdf351715https://noesis.uis.edu.co/bitstreams/30270ff7-d293-4996-96cc-6ac3b60c4d23/downloada352065b8b512200284b93e92080f363MD51Documento.pdfapplication/pdf1685028https://noesis.uis.edu.co/bitstreams/5c7ab4bb-3d75-48a1-ac96-431d27d6d9bb/download033e8e8d8f8eb29e6a7a587f0f1e99c1MD52Nota de proyecto.pdfapplication/pdf244961https://noesis.uis.edu.co/bitstreams/73ae21ec-ffc8-4471-8c09-2570a1affb1e/download1e7ef74ea8cfe703199186ceb6b00d38MD5320.500.14071/37848oai:noesis.uis.edu.co:20.500.14071/378482024-03-03 18:57:15.483http://creativecommons.org/licenses/by-nc/4.0http://creativecommons.org/licenses/by/4.0/open.accesshttps://noesis.uis.edu.coDSpace at UISnoesis@uis.edu.co |