Text this: Diseño e implementación del modelador para un simulador de eventos discretos basado en análisis RAM con el cálculo de disponibilidad y paralelización del algoritmo del simulador (MainTUNER Fase 4)