Diseño e implementación del modelador para un simulador de eventos discretos basado en análisis RAM con el cálculo de disponibilidad y paralelización del algoritmo del simulador (MainTUNER Fase 4)
En este documento se muestran los resultados obtenidos en la realización de una interfaz gráfica y el algoritmo para cálculo de disponibilidad de sistemas industriales con la implementación de computo paralelo para el algoritmo de sintonización de mantenimientos para sistemas industriales.
- Autores:
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2019
- Institución:
- Universidad Distrital Francisco José de Caldas
- Repositorio:
- RIUD: repositorio U. Distrital
- Idioma:
- spa
- OAI Identifier:
- oai:repository.udistrital.edu.co:11349/14812
- Acceso en línea:
- http://hdl.handle.net/11349/14812
- Palabra clave:
- Modelador
Análisis RAM
Main tuner fase 4
Ingeniería Electrónica - Tesis y disertaciones académicas
Algoritmos (Computadores)
Análisis RAM
Control de procesos industriales
Modeler
RAM analysis
Main tuner phase 4
- Rights
- License
- Atribución-NoComercial-SinDerivadas 4.0 Internacional
| Summary: | En este documento se muestran los resultados obtenidos en la realización de una interfaz gráfica y el algoritmo para cálculo de disponibilidad de sistemas industriales con la implementación de computo paralelo para el algoritmo de sintonización de mantenimientos para sistemas industriales. |
|---|