MODEM CORDIC 16qAM en FPGA para satélites cognitivos

En este artículo se presentan los algoritmos de implementación para el modulador y demodulador en cuadratura 16 qAM como funciones SDR sobre Dispositivos Lógicos Programables, particularmente para plataformas FPGA. Se presenta el análisis del modelo, diseño e implementación del mismo, así como los r...

Full description

Autores:
Astaiza Hoyos, Evelio
Bermúdez Orozco, Héctor Fabio
Tipo de recurso:
Fecha de publicación:
2014
Institución:
Universidad Santo Tomás
Repositorio:
Universidad Santo Tomás
Idioma:
spa
OAI Identifier:
oai:repository.usta.edu.co:11634/45043
Acceso en línea:
http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/2749
http://hdl.handle.net/11634/45043
Palabra clave:
Rights
License
Copyright (c) 2012 ITECKNE
id SantoToma2_60cafd23ea37386113e067c28e281c28
oai_identifier_str oai:repository.usta.edu.co:11634/45043
network_acronym_str SantoToma2
network_name_str Universidad Santo Tomás
repository_id_str
spelling Astaiza Hoyos, EvelioBermúdez Orozco, Héctor Fabio2022-06-15T21:55:28Z2022-06-15T21:55:28Z2014-11-26http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/274910.15332/iteckne.v9i1.2749http://hdl.handle.net/11634/45043En este artículo se presentan los algoritmos de implementación para el modulador y demodulador en cuadratura 16 qAM como funciones SDR sobre Dispositivos Lógicos Programables, particularmente para plataformas FPGA. Se presenta el análisis del modelo, diseño e implementación del mismo, así como los resultados obtenidos pensando en la implantación del dispositivo como un componente de un transpondedor satelital cognitivo. El proceso de validación de la implementación se efectuó a través de las herramientas de diseño, simulación, síntesis y descarga de Xilinx sobre la FPGA Spartan 3E.This paper presents the implementation algorithms for quadrature modulator and demodulator 16 qAM as SDR functions on programmable logic devices, particularly for FPGA platforms. It presents all the model analysis, design and implementation of it, and considering the results of implantation of the device as a component of a cognitive satellite transponder. The validation process of the implementation was done through the design tools, simulation, synthesis, and downloads on Xilinx Spartan 3E FPGA.application/pdfspaUniversidad Santo Tomás. Seccional Bucaramangahttp://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/2749/2006ITECKNE; Vol 9 No 1 (2012); 83-89ITECKNE; Vol 9 No 1 (2012); 83-892339-34831692-1798Copyright (c) 2012 ITECKNEhttp://purl.org/coar/access_right/c_abf2MODEM CORDIC 16qAM en FPGA para satélites cognitivosFPGA implementation of 16QAM modem for cognitive satellitesinfo:eu-repo/semantics/articlehttp://purl.org/coar/version/c_970fb48d4fbd8a85http://purl.org/coar/resource_type/c_2df8fbb111634/45043oai:repository.usta.edu.co:11634/450432023-07-14 15:28:31.625metadata only accessRepositorio Universidad Santo Tomásnoreply@usta.edu.co
dc.title.spa.fl_str_mv MODEM CORDIC 16qAM en FPGA para satélites cognitivos
dc.title.alternative.eng.fl_str_mv FPGA implementation of 16QAM modem for cognitive satellites
title MODEM CORDIC 16qAM en FPGA para satélites cognitivos
spellingShingle MODEM CORDIC 16qAM en FPGA para satélites cognitivos
title_short MODEM CORDIC 16qAM en FPGA para satélites cognitivos
title_full MODEM CORDIC 16qAM en FPGA para satélites cognitivos
title_fullStr MODEM CORDIC 16qAM en FPGA para satélites cognitivos
title_full_unstemmed MODEM CORDIC 16qAM en FPGA para satélites cognitivos
title_sort MODEM CORDIC 16qAM en FPGA para satélites cognitivos
dc.creator.fl_str_mv Astaiza Hoyos, Evelio
Bermúdez Orozco, Héctor Fabio
dc.contributor.author.none.fl_str_mv Astaiza Hoyos, Evelio
Bermúdez Orozco, Héctor Fabio
description En este artículo se presentan los algoritmos de implementación para el modulador y demodulador en cuadratura 16 qAM como funciones SDR sobre Dispositivos Lógicos Programables, particularmente para plataformas FPGA. Se presenta el análisis del modelo, diseño e implementación del mismo, así como los resultados obtenidos pensando en la implantación del dispositivo como un componente de un transpondedor satelital cognitivo. El proceso de validación de la implementación se efectuó a través de las herramientas de diseño, simulación, síntesis y descarga de Xilinx sobre la FPGA Spartan 3E.
publishDate 2014
dc.date.issued.none.fl_str_mv 2014-11-26
dc.date.accessioned.none.fl_str_mv 2022-06-15T21:55:28Z
dc.date.available.none.fl_str_mv 2022-06-15T21:55:28Z
dc.type.coarversion.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.coar.fl_str_mv http://purl.org/coar/resource_type/c_2df8fbb1
dc.type.drive.none.fl_str_mv info:eu-repo/semantics/article
dc.identifier.none.fl_str_mv http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/2749
10.15332/iteckne.v9i1.2749
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/11634/45043
url http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/2749
http://hdl.handle.net/11634/45043
identifier_str_mv 10.15332/iteckne.v9i1.2749
dc.language.iso.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/2749/2006
dc.relation.citationissue.spa.fl_str_mv ITECKNE; Vol 9 No 1 (2012); 83-89
dc.relation.citationissue.eng.fl_str_mv ITECKNE; Vol 9 No 1 (2012); 83-89
dc.relation.citationissue.none.fl_str_mv 2339-3483
1692-1798
dc.rights.eng.fl_str_mv Copyright (c) 2012 ITECKNE
dc.rights.coar.fl_str_mv http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv Copyright (c) 2012 ITECKNE
http://purl.org/coar/access_right/c_abf2
dc.format.mimetype.none.fl_str_mv application/pdf
dc.publisher.eng.fl_str_mv Universidad Santo Tomás. Seccional Bucaramanga
institution Universidad Santo Tomás
repository.name.fl_str_mv Repositorio Universidad Santo Tomás
repository.mail.fl_str_mv noreply@usta.edu.co
_version_ 1800786390963716096

Publicaciones similares