Implementación de la FFT en hardware aplicada a recepción en OFDM
Esta investigación ilustra la forma de implementar la transformada rápida de Fourier usando el algoritmo de Cooley Tukey, aplicado a los sistemas que requieren de recepción en OFDM. La investigación está basada en una arquitectura FPGA para obtener más rendimiento que un PC con un lenguaje de alto n...
- Autores:
-
Bonilla, César Augusto Pedraza
Díaz, Ángel Felipe
Espinosa, Oscar
Salas, Javier
- Tipo de recurso:
- Fecha de publicación:
- 2015
- Institución:
- Universidad Santo Tomás
- Repositorio:
- Repositorio Institucional USTA
- Idioma:
- spa
- OAI Identifier:
- oai:repository.usta.edu.co:11634/40630
- Acceso en línea:
- https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633
http://hdl.handle.net/11634/40630
- Palabra clave:
- Transformada de Fourier
dispositivo lógico programable
recepción Ofdm
hardware
- Rights
- License
- http://purl.org/coar/access_right/c_abf2
id |
SANTTOMAS2_d29347882dc267cb8198cd76e32f17b6 |
---|---|
oai_identifier_str |
oai:repository.usta.edu.co:11634/40630 |
network_acronym_str |
SANTTOMAS2 |
network_name_str |
Repositorio Institucional USTA |
repository_id_str |
|
spelling |
Bonilla, César Augusto PedrazaDíaz, Ángel FelipeEspinosa, OscarSalas, Javier2022-01-18T17:50:48Z2022-01-18T17:50:48Z2015-06-24https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/163310.15332/s1794-3841.2006.0005.08http://hdl.handle.net/11634/40630Esta investigación ilustra la forma de implementar la transformada rápida de Fourier usando el algoritmo de Cooley Tukey, aplicado a los sistemas que requieren de recepción en OFDM. La investigación está basada en una arquitectura FPGA para obtener más rendimiento que un PC con un lenguaje de alto nivel; además, se desarrollan las diferentes partes de hardware necesarias para el cálculo de la FFT de 64 y 128 puntos, con la posibilidad de ampliarla a 256 y 512 puntos.application/pdfspaUniversidad Santo Tomás, Bogotá-Colombiahttps://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633/1786Hallazgos; Vol. 3 Núm. 5 (2006)Hallazgos; Vol. 3 No. 5 (2006)2422-409X1794-3841Implementación de la FFT en hardware aplicada a recepción en OFDMinfo:eu-repo/semantics/articlehttp://purl.org/coar/version/c_970fb48d4fbd8a85http://purl.org/coar/resource_type/c_2df8fbb1Transformada de Fourierdispositivo lógico programablerecepción Ofdmhardwarehttp://purl.org/coar/access_right/c_abf211634/40630oai:repository.usta.edu.co:11634/406302023-07-14 15:29:13.319metadata only accessRepositorio Universidad Santo Tomásnoreply@usta.edu.co |
dc.title.spa.fl_str_mv |
Implementación de la FFT en hardware aplicada a recepción en OFDM |
title |
Implementación de la FFT en hardware aplicada a recepción en OFDM |
spellingShingle |
Implementación de la FFT en hardware aplicada a recepción en OFDM Transformada de Fourier dispositivo lógico programable recepción Ofdm hardware |
title_short |
Implementación de la FFT en hardware aplicada a recepción en OFDM |
title_full |
Implementación de la FFT en hardware aplicada a recepción en OFDM |
title_fullStr |
Implementación de la FFT en hardware aplicada a recepción en OFDM |
title_full_unstemmed |
Implementación de la FFT en hardware aplicada a recepción en OFDM |
title_sort |
Implementación de la FFT en hardware aplicada a recepción en OFDM |
dc.creator.fl_str_mv |
Bonilla, César Augusto Pedraza Díaz, Ángel Felipe Espinosa, Oscar Salas, Javier |
dc.contributor.author.none.fl_str_mv |
Bonilla, César Augusto Pedraza Díaz, Ángel Felipe Espinosa, Oscar Salas, Javier |
dc.subject.proposal.spa.fl_str_mv |
Transformada de Fourier dispositivo lógico programable recepción Ofdm hardware |
topic |
Transformada de Fourier dispositivo lógico programable recepción Ofdm hardware |
description |
Esta investigación ilustra la forma de implementar la transformada rápida de Fourier usando el algoritmo de Cooley Tukey, aplicado a los sistemas que requieren de recepción en OFDM. La investigación está basada en una arquitectura FPGA para obtener más rendimiento que un PC con un lenguaje de alto nivel; además, se desarrollan las diferentes partes de hardware necesarias para el cálculo de la FFT de 64 y 128 puntos, con la posibilidad de ampliarla a 256 y 512 puntos. |
publishDate |
2015 |
dc.date.issued.none.fl_str_mv |
2015-06-24 |
dc.date.accessioned.none.fl_str_mv |
2022-01-18T17:50:48Z |
dc.date.available.none.fl_str_mv |
2022-01-18T17:50:48Z |
dc.type.coarversion.fl_str_mv |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
dc.type.coar.fl_str_mv |
http://purl.org/coar/resource_type/c_2df8fbb1 |
dc.type.drive.none.fl_str_mv |
info:eu-repo/semantics/article |
dc.identifier.none.fl_str_mv |
https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633 10.15332/s1794-3841.2006.0005.08 |
dc.identifier.uri.none.fl_str_mv |
http://hdl.handle.net/11634/40630 |
url |
https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633 http://hdl.handle.net/11634/40630 |
identifier_str_mv |
10.15332/s1794-3841.2006.0005.08 |
dc.language.iso.none.fl_str_mv |
spa |
language |
spa |
dc.relation.none.fl_str_mv |
https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633/1786 |
dc.relation.citationissue.spa.fl_str_mv |
Hallazgos; Vol. 3 Núm. 5 (2006) |
dc.relation.citationissue.eng.fl_str_mv |
Hallazgos; Vol. 3 No. 5 (2006) |
dc.relation.citationissue.none.fl_str_mv |
2422-409X 1794-3841 |
dc.rights.coar.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
rights_invalid_str_mv |
http://purl.org/coar/access_right/c_abf2 |
dc.format.mimetype.none.fl_str_mv |
application/pdf |
dc.publisher.spa.fl_str_mv |
Universidad Santo Tomás, Bogotá-Colombia |
institution |
Universidad Santo Tomás |
repository.name.fl_str_mv |
Repositorio Universidad Santo Tomás |
repository.mail.fl_str_mv |
noreply@usta.edu.co |
_version_ |
1782026274643902464 |