Implementación del algoritmo Threefish-256 en hardware reconfigurable

This article  presents  both  the  description and  results  of  the Threefish  cryptographic  algorithm hardware  implementation  for  encryption  process. The implementation of the algorithm was performed by using the iterative round architecture on the FPGA (Field Programmable Gate Array) Virtex-...

Full description

Autores:
Nieto-Ramírez, Nathaly
Nieto-Londoño, Rubén Darío
Tipo de recurso:
Fecha de publicación:
2014
Institución:
Universidad Santo Tomás
Repositorio:
Repositorio Institucional USTA
Idioma:
spa
OAI Identifier:
oai:repository.usta.edu.co:11634/36117
Acceso en línea:
http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/725
http://hdl.handle.net/11634/36117
Palabra clave:
Rights
License
Copyright (c) 2018 ITECKNE
id SANTTOMAS2_17d3a5960f79fc67eafe9911cb6c787e
oai_identifier_str oai:repository.usta.edu.co:11634/36117
network_acronym_str SANTTOMAS2
network_name_str Repositorio Institucional USTA
repository_id_str
spelling Nieto-Ramírez, NathalyNieto-Londoño, Rubén Darío2021-09-24T13:17:26Z2021-09-24T13:17:26Z2014-12-31http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/72510.15332/iteckne.v11i2.725http://hdl.handle.net/11634/36117This article  presents  both  the  description and  results  of  the Threefish  cryptographic  algorithm hardware  implementation  for  encryption  process. The implementation of the algorithm was performed by using the iterative round architecture on the FPGA (Field Programmable Gate Array) Virtex-5 present in the development system XUPV5-LX110T. Place and route results show that the design Threefish-256 iterative round has a throughput of 551Mbps.En este artículo se presenta la descripción y los resultados de la implementación en hardware del algoritmo criptográfico Threefish en su proceso de cifrado. La implementación se realizó usando la arquitectura de ronda iterativa sobre la Field Programmable Gate Array (FPGA) Virtex-5 presente en el sistema de desarrollo XUPV5-LX110T. Los resultados posteriores al place and route muestran que el diseño Threefish-256 de ronda iterativa tiene un throughput de 551Mbps.application/pdfspaUniversidad Santo Tomás. Seccional Bucaramangahttp://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/725/571ITECKNE; Vol 11 No 2 (2014); 149-156ITECKNE; Vol 11 No 2 (2014); 149-1562339-34831692-1798Copyright (c) 2018 ITECKNEhttp://purl.org/coar/access_right/c_abf2Implementación del algoritmo Threefish-256 en hardware reconfigurableThreefish-256 algorithm implementation on reconfigurable hardwareinfo:eu-repo/semantics/articlehttp://purl.org/coar/version/c_970fb48d4fbd8a85http://purl.org/coar/resource_type/c_2df8fbb111634/36117oai:repository.usta.edu.co:11634/361172023-07-14 16:20:35.483metadata only accessRepositorio Universidad Santo Tomásnoreply@usta.edu.co
dc.title.spa.fl_str_mv Implementación del algoritmo Threefish-256 en hardware reconfigurable
dc.title.alternative.eng.fl_str_mv Threefish-256 algorithm implementation on reconfigurable hardware
title Implementación del algoritmo Threefish-256 en hardware reconfigurable
spellingShingle Implementación del algoritmo Threefish-256 en hardware reconfigurable
title_short Implementación del algoritmo Threefish-256 en hardware reconfigurable
title_full Implementación del algoritmo Threefish-256 en hardware reconfigurable
title_fullStr Implementación del algoritmo Threefish-256 en hardware reconfigurable
title_full_unstemmed Implementación del algoritmo Threefish-256 en hardware reconfigurable
title_sort Implementación del algoritmo Threefish-256 en hardware reconfigurable
dc.creator.fl_str_mv Nieto-Ramírez, Nathaly
Nieto-Londoño, Rubén Darío
dc.contributor.author.none.fl_str_mv Nieto-Ramírez, Nathaly
Nieto-Londoño, Rubén Darío
description This article  presents  both  the  description and  results  of  the Threefish  cryptographic  algorithm hardware  implementation  for  encryption  process. The implementation of the algorithm was performed by using the iterative round architecture on the FPGA (Field Programmable Gate Array) Virtex-5 present in the development system XUPV5-LX110T. Place and route results show that the design Threefish-256 iterative round has a throughput of 551Mbps.
publishDate 2014
dc.date.issued.none.fl_str_mv 2014-12-31
dc.date.accessioned.none.fl_str_mv 2021-09-24T13:17:26Z
dc.date.available.none.fl_str_mv 2021-09-24T13:17:26Z
dc.type.coarversion.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.coar.fl_str_mv http://purl.org/coar/resource_type/c_2df8fbb1
dc.type.drive.none.fl_str_mv info:eu-repo/semantics/article
dc.identifier.none.fl_str_mv http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/725
10.15332/iteckne.v11i2.725
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/11634/36117
url http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/725
http://hdl.handle.net/11634/36117
identifier_str_mv 10.15332/iteckne.v11i2.725
dc.language.iso.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv http://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/725/571
dc.relation.citationissue.spa.fl_str_mv ITECKNE; Vol 11 No 2 (2014); 149-156
dc.relation.citationissue.eng.fl_str_mv ITECKNE; Vol 11 No 2 (2014); 149-156
dc.relation.citationissue.none.fl_str_mv 2339-3483
1692-1798
dc.rights.eng.fl_str_mv Copyright (c) 2018 ITECKNE
dc.rights.coar.fl_str_mv http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv Copyright (c) 2018 ITECKNE
http://purl.org/coar/access_right/c_abf2
dc.format.mimetype.none.fl_str_mv application/pdf
dc.publisher.eng.fl_str_mv Universidad Santo Tomás. Seccional Bucaramanga
institution Universidad Santo Tomás
repository.name.fl_str_mv Repositorio Universidad Santo Tomás
repository.mail.fl_str_mv noreply@usta.edu.co
_version_ 1782026085297291264

Publicaciones similares