Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo

En este documento se presenta una metodología para el diseño de sistemas digitales usando reconfiguración parcial dinámica basada en diferencias en FPGA de la familia Spartan de Xilinx.Se aborda el problema de diseño en alto nivel de abstracción y se muestran las herramientas disponibles para traduc...

Full description

Autores:
Bastidas, Victor
Eslava Garzón, Johan Sebastián
Tipo de recurso:
Article of journal
Fecha de publicación:
2013
Institución:
Universidad de San Buenaventura
Repositorio:
Repositorio USB
Idioma:
spa
OAI Identifier:
oai:bibliotecadigital.usb.edu.co:10819/28645
Acceso en línea:
https://hdl.handle.net/10819/28645
https://doi.org/10.21500/01247492.1328
Palabra clave:
Block RAM
FPGA
hardware reconfigurable
reconfiguración parcial dinámica
Select- MAP
sistema digital
Rights
openAccess
License
Ingenium - 2015
id SANBUENAV2_902eddec447347bbd361a4ae87d9b1a3
oai_identifier_str oai:bibliotecadigital.usb.edu.co:10819/28645
network_acronym_str SANBUENAV2
network_name_str Repositorio USB
repository_id_str
spelling Bastidas, VictorEslava Garzón, Johan Sebastián2013-01-28T00:00:00Z2025-08-22T14:06:23Z2013-01-28T00:00:00Z2025-08-22T14:06:23Z2013-01-28En este documento se presenta una metodología para el diseño de sistemas digitales usando reconfiguración parcial dinámica basada en diferencias en FPGA de la familia Spartan de Xilinx.Se aborda el problema de diseño en alto nivel de abstracción y se muestran las herramientas disponibles para traducir el diseño en un circuito funcional sobre una plataforma auto-reconfigurable. application/pdf10.21500/01247492.13280124-7492https://hdl.handle.net/10819/28645https://doi.org/10.21500/01247492.1328spaUniversidad San Buenaventura - USB (Colombia)https://revistas.usb.edu.co/index.php/Ingenium/article/download/1328/1119Núm. 27 , Año 2013 : INGENIUM1592714914IngeniumXilinx Corporation, Partial reconfiguration user guide, UG702, v12.1. Webpage: http:www.xilinx.comsupportdocumentationsw_ manualsxilinx12_1ug702. pdf. 2010.L. Wang and F. Wu, Dynamic partial reconfiguration in FPGAs, vol. 2, pp. 445-448. Third international symposium on intelligent information technology application, 2009.C. Inabla and K. Arshak, Using dynamic partial reconfiguration approach to read sensors with different bus protocol. SAS IEEE Sensors Applications Symposium. New Orleans, LA, USA, 2009.F. Ghaffari, B. Miramond and F. Verdier, Dynamic adaptation of hardware-software scheduling for reconfigurable Systemon-Chip. The 19th IEEE/IFIP International Symposium on Rapid System Prototyping. Monterrey, California, USA, 2009.J. Cardoso, J. Basilio Simoes, C. Correia, A. Combo, R. Pereira, J. Sousa, N. Cruz, P. Carvalho and C. Varandas, A highperformance reconfigurable hardware platform for digital pulse processing, vol. 51, No. 3. IEEE Transactions on nuclear science, 2004.H. Kopka and A. Yurdakul, A self-reconfigurable platform for general purpose image processing systems on low-cost Spartan-6 FPGAs. Disponible en: http://www.cmpe.boun.edu.tr.H. Kopka and A. Yurdakul, Dynamic partial self-reconfiguration on Spartan-iii FPGAs via a parallel configuration access port (PCAP). Disponible en: http:// www.cmpe.boun.edu.tr.D. Dye, Partial reconfiguration of Xilinx FPGAs using ISE Design Suite, WP3742, v. 1.2. Disponible en: http://www.xilinx. comsupportdocumentationwhite_paperswp374_partial_Reconfig_Xilinx_FPGAs.pdf, 2012.Xilinx Corporation, Spartan-3 generation configuration user guide. Extended Spartan-3A, Spartan-3E and Spartan-3 FPGA families, UG332, v. 1.6. Disponible en: http://www.xilinx.comsupportdocumentationuser_guidesug332.pdf, 2009.Xilinx Corporation, Disponible en: http://www.xilinx.comitpxilinx10isehelppim_c_introduction_ SelectMAP.htm.Ingenium - 2015info:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2https://creativecommons.org/licenses/by-nc-sa/4.0/https://revistas.usb.edu.co/index.php/Ingenium/article/view/1328Block RAMFPGAhardware reconfigurablereconfiguración parcial dinámicaSelect- MAPsistema digitalMetodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costoMetodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costoArtículo de revistahttp://purl.org/coar/resource_type/c_6501http://purl.org/coar/resource_type/c_2df8fbb1http://purl.org/coar/version/c_970fb48d4fbd8a85Textinfo:eu-repo/semantics/articleJournal articleinfo:eu-repo/semantics/publishedVersionPublicationOREORE.xmltext/xml2662https://bibliotecadigital.usb.edu.co/bitstreams/6a47b8d1-6407-458e-95c8-e90e07867558/download193d417c18acb2f618d63618d3058d05MD5110819/28645oai:bibliotecadigital.usb.edu.co:10819/286452025-08-22 09:06:23.357https://creativecommons.org/licenses/by-nc-sa/4.0/https://bibliotecadigital.usb.edu.coRepositorio Institucional Universidad de San Buenaventura Colombiabdigital@metabiblioteca.com
dc.title.spa.fl_str_mv Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo
dc.title.translated.eng.fl_str_mv Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo
title Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo
spellingShingle Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo
Block RAM
FPGA
hardware reconfigurable
reconfiguración parcial dinámica
Select- MAP
sistema digital
title_short Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo
title_full Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo
title_fullStr Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo
title_full_unstemmed Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo
title_sort Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo
dc.creator.fl_str_mv Bastidas, Victor
Eslava Garzón, Johan Sebastián
dc.contributor.author.spa.fl_str_mv Bastidas, Victor
Eslava Garzón, Johan Sebastián
dc.subject.spa.fl_str_mv Block RAM
FPGA
hardware reconfigurable
reconfiguración parcial dinámica
Select- MAP
sistema digital
topic Block RAM
FPGA
hardware reconfigurable
reconfiguración parcial dinámica
Select- MAP
sistema digital
description En este documento se presenta una metodología para el diseño de sistemas digitales usando reconfiguración parcial dinámica basada en diferencias en FPGA de la familia Spartan de Xilinx.Se aborda el problema de diseño en alto nivel de abstracción y se muestran las herramientas disponibles para traducir el diseño en un circuito funcional sobre una plataforma auto-reconfigurable. 
publishDate 2013
dc.date.accessioned.none.fl_str_mv 2013-01-28T00:00:00Z
2025-08-22T14:06:23Z
dc.date.available.none.fl_str_mv 2013-01-28T00:00:00Z
2025-08-22T14:06:23Z
dc.date.issued.none.fl_str_mv 2013-01-28
dc.type.spa.fl_str_mv Artículo de revista
dc.type.coar.fl_str_mv http://purl.org/coar/resource_type/c_2df8fbb1
dc.type.coar.spa.fl_str_mv http://purl.org/coar/resource_type/c_6501
dc.type.coarversion.spa.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.content.spa.fl_str_mv Text
dc.type.driver.spa.fl_str_mv info:eu-repo/semantics/article
dc.type.local.eng.fl_str_mv Journal article
dc.type.version.spa.fl_str_mv info:eu-repo/semantics/publishedVersion
format http://purl.org/coar/resource_type/c_6501
status_str publishedVersion
dc.identifier.doi.none.fl_str_mv 10.21500/01247492.1328
dc.identifier.issn.none.fl_str_mv 0124-7492
dc.identifier.uri.none.fl_str_mv https://hdl.handle.net/10819/28645
dc.identifier.url.none.fl_str_mv https://doi.org/10.21500/01247492.1328
identifier_str_mv 10.21500/01247492.1328
0124-7492
url https://hdl.handle.net/10819/28645
https://doi.org/10.21500/01247492.1328
dc.language.iso.spa.fl_str_mv spa
language spa
dc.relation.bitstream.none.fl_str_mv https://revistas.usb.edu.co/index.php/Ingenium/article/download/1328/1119
dc.relation.citationedition.spa.fl_str_mv Núm. 27 , Año 2013 : INGENIUM
dc.relation.citationendpage.none.fl_str_mv 159
dc.relation.citationissue.spa.fl_str_mv 27
dc.relation.citationstartpage.none.fl_str_mv 149
dc.relation.citationvolume.spa.fl_str_mv 14
dc.relation.ispartofjournal.spa.fl_str_mv Ingenium
dc.relation.references.spa.fl_str_mv Xilinx Corporation, Partial reconfiguration user guide, UG702, v12.1. Webpage: http:www.xilinx.comsupportdocumentationsw_ manualsxilinx12_1ug702. pdf. 2010.
L. Wang and F. Wu, Dynamic partial reconfiguration in FPGAs, vol. 2, pp. 445-448. Third international symposium on intelligent information technology application, 2009.
C. Inabla and K. Arshak, Using dynamic partial reconfiguration approach to read sensors with different bus protocol. SAS IEEE Sensors Applications Symposium. New Orleans, LA, USA, 2009.
F. Ghaffari, B. Miramond and F. Verdier, Dynamic adaptation of hardware-software scheduling for reconfigurable Systemon-Chip. The 19th IEEE/IFIP International Symposium on Rapid System Prototyping. Monterrey, California, USA, 2009.
J. Cardoso, J. Basilio Simoes, C. Correia, A. Combo, R. Pereira, J. Sousa, N. Cruz, P. Carvalho and C. Varandas, A highperformance reconfigurable hardware platform for digital pulse processing, vol. 51, No. 3. IEEE Transactions on nuclear science, 2004.
H. Kopka and A. Yurdakul, A self-reconfigurable platform for general purpose image processing systems on low-cost Spartan-6 FPGAs. Disponible en: http://www.cmpe.boun.edu.tr.
H. Kopka and A. Yurdakul, Dynamic partial self-reconfiguration on Spartan-iii FPGAs via a parallel configuration access port (PCAP). Disponible en: http:// www.cmpe.boun.edu.tr.
D. Dye, Partial reconfiguration of Xilinx FPGAs using ISE Design Suite, WP3742, v. 1.2. Disponible en: http://www.xilinx. comsupportdocumentationwhite_paperswp374_partial_Reconfig_Xilinx_FPGAs.pdf, 2012.
Xilinx Corporation, Spartan-3 generation configuration user guide. Extended Spartan-3A, Spartan-3E and Spartan-3 FPGA families, UG332, v. 1.6. Disponible en: http://www.xilinx.comsupportdocumentationuser_guidesug332.pdf, 2009.
Xilinx Corporation, Disponible en: http://www.xilinx.comitpxilinx10isehelppim_c_introduction_ SelectMAP.htm.
dc.rights.spa.fl_str_mv Ingenium - 2015
dc.rights.accessrights.spa.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.coar.spa.fl_str_mv http://purl.org/coar/access_right/c_abf2
dc.rights.uri.spa.fl_str_mv https://creativecommons.org/licenses/by-nc-sa/4.0/
rights_invalid_str_mv Ingenium - 2015
http://purl.org/coar/access_right/c_abf2
https://creativecommons.org/licenses/by-nc-sa/4.0/
eu_rights_str_mv openAccess
dc.format.mimetype.spa.fl_str_mv application/pdf
dc.publisher.spa.fl_str_mv Universidad San Buenaventura - USB (Colombia)
dc.source.spa.fl_str_mv https://revistas.usb.edu.co/index.php/Ingenium/article/view/1328
institution Universidad de San Buenaventura
bitstream.url.fl_str_mv https://bibliotecadigital.usb.edu.co/bitstreams/6a47b8d1-6407-458e-95c8-e90e07867558/download
bitstream.checksum.fl_str_mv 193d417c18acb2f618d63618d3058d05
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Repositorio Institucional Universidad de San Buenaventura Colombia
repository.mail.fl_str_mv bdigital@metabiblioteca.com
_version_ 1851053634321645568

Publicaciones similares