Implementación de filtros digitales sobre FPGA usando Vivado HLS

Este trabajo de grado tiene como objetivo la implementación de filtros digitales sobre un sistema de desarrollo ZedBoard, usando el entorno de desarrollo Vivado High Level Synthesis (HLS). El aporte principal de este trabajo es la realización de un tutorial sobre la implementación de algoritmos de procesamiento digital de señales sobre FPGA. Específicamente se realizó la implementación de filtros FIR para señales unidimensionales. Las implementaciones se realizaron sobre señales de frecuencia modulada lineal, también conocida como Chirp, que es una onda sinusoidal simple que aumenta su frecuencia con el tiempo, permitiendo hacer un análisis fácil del funcionamiento del filtro implementado debido a que podemos ver el resultado de la aplicación del filtro también en el dominio del tiempo.

• Autores: Puerta Orrego, Juan Pablo
• Tipo de recurso: Trabajo de grado de pregrado
• Fecha de publicación: 2017
• Institución: Instituto Tecnológico Metropolitano
• Repositorio: Repositorio ITM
• Idioma: spa
• OAI Identifier: oai:repositorio.itm.edu.co:20.500.12622/1565
• Acceso en línea: http://hdl.handle.net/20.500.12622/1565
• Palabra clave: Matriz de puertas programables; Electric filters; Digital electronics; Signal processing; Modulation (electronics); Filtros eléctricos digitales; Electrónica digital; Procesamiento de señales - Técnicas digitales; Modulación (Electrónica)
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/