Sistema basado en FPGA para el procesamiento de señales de audio digital
En el siguiente informe se presenta la implementación de un DSP desarrollado en una tarjeta basada en FPGA (ZedBoard). Inicialmente se realiza un análisis del funcionamiento del convertidor análogo – digital, digital – análogo que se encuentra inmerso en el circuito integrado ADAU1761, este chip es...
- Autores:
-
Gómez Díaz, Daniel Felipe
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2017
- Institución:
- Instituto Tecnológico Metropolitano
- Repositorio:
- Repositorio ITM
- Idioma:
- spa
- OAI Identifier:
- oai:repositorio.itm.edu.co:20.500.12622/1545
- Acceso en línea:
- http://hdl.handle.net/20.500.12622/1545
- Palabra clave:
- Procesador digital de señales (DSP)
Señales digitales
Señales de audio
FPGA (Feld Programmable Gate Array)
Signal processing
Procesamiento de señales
- Rights
- License
- http://creativecommons.org/licenses/by-nc-nd/4.0/
id |
RepoITM2_c3128a47cafc8e9a78bd70317839aa74 |
---|---|
oai_identifier_str |
oai:repositorio.itm.edu.co:20.500.12622/1545 |
network_acronym_str |
RepoITM2 |
network_name_str |
Repositorio ITM |
repository_id_str |
|
dc.title.spa.fl_str_mv |
Sistema basado en FPGA para el procesamiento de señales de audio digital |
title |
Sistema basado en FPGA para el procesamiento de señales de audio digital |
spellingShingle |
Sistema basado en FPGA para el procesamiento de señales de audio digital Procesador digital de señales (DSP) Señales digitales Señales de audio FPGA (Feld Programmable Gate Array) Signal processing Procesamiento de señales |
title_short |
Sistema basado en FPGA para el procesamiento de señales de audio digital |
title_full |
Sistema basado en FPGA para el procesamiento de señales de audio digital |
title_fullStr |
Sistema basado en FPGA para el procesamiento de señales de audio digital |
title_full_unstemmed |
Sistema basado en FPGA para el procesamiento de señales de audio digital |
title_sort |
Sistema basado en FPGA para el procesamiento de señales de audio digital |
dc.creator.fl_str_mv |
Gómez Díaz, Daniel Felipe |
dc.contributor.advisor.none.fl_str_mv |
Márquez Viloria, David Andrés |
dc.contributor.author.none.fl_str_mv |
Gómez Díaz, Daniel Felipe |
dc.subject.spa.fl_str_mv |
Procesador digital de señales (DSP) Señales digitales Señales de audio |
topic |
Procesador digital de señales (DSP) Señales digitales Señales de audio FPGA (Feld Programmable Gate Array) Signal processing Procesamiento de señales |
dc.subject.keywords.eng.fl_str_mv |
FPGA (Feld Programmable Gate Array) Signal processing |
dc.subject.lemb.spa.fl_str_mv |
Procesamiento de señales |
description |
En el siguiente informe se presenta la implementación de un DSP desarrollado en una tarjeta basada en FPGA (ZedBoard). Inicialmente se realiza un análisis del funcionamiento del convertidor análogo – digital, digital – análogo que se encuentra inmerso en el circuito integrado ADAU1761, este chip es el responsable de realizar una adquisición, conversión, procesamiento y salida del audio de la tarjeta. Teniendo la adquisición de la señal digital, se procede con el procesamiento de la misma y posteriormente se reproduce en un auricular. Este proceso es realizado en cortos intervalos de tiempo para que se pueda tener la adquisición del audio, y con un leve retraso, poder escuchar la señal de audio procesada. De esta manera obtenemos un procesamiento en tiempo real. El procesamiento en tiempo real es posible a través de la implementación de un buffer que permite almacenar un segmento de la señal adquirida, para que sea procesada y luego sea reproducida. Este buffer permite que se realice una adquisición continua de la señal sin perder datos mientras el procesamiento es aplicado. |
publishDate |
2017 |
dc.date.issued.none.fl_str_mv |
2017 |
dc.date.accessioned.none.fl_str_mv |
2020-04-28T22:08:35Z |
dc.date.available.none.fl_str_mv |
2020-04-28T22:08:35Z |
dc.type.local.spa.fl_str_mv |
Tesis/Trabajo de grado - Monografía - Pregrado |
dc.type.coar.none.fl_str_mv |
http://purl.org/coar/resource_type/c_7a1f |
dc.type.driver.none.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
http://purl.org/coar/resource_type/c_7a1f |
dc.identifier.uri.none.fl_str_mv |
http://hdl.handle.net/20.500.12622/1545 |
dc.identifier.instname.spa.fl_str_mv |
instname:Instituto Tecnológico Metropolitano |
dc.identifier.reponame.spa.fl_str_mv |
reponame:Repositorio Institucional Instituto Tecnológico Metropolitano |
dc.identifier.repourl.none.fl_str_mv |
repourl:https://repositorio.itm.edu.co/ |
url |
http://hdl.handle.net/20.500.12622/1545 |
identifier_str_mv |
instname:Instituto Tecnológico Metropolitano reponame:Repositorio Institucional Instituto Tecnológico Metropolitano repourl:https://repositorio.itm.edu.co/ |
dc.language.iso.none.fl_str_mv |
spa |
language |
spa |
dc.rights.coar.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
dc.rights.uri.*.fl_str_mv |
http://creativecommons.org/licenses/by-nc-nd/4.0/ |
dc.rights.local.spa.fl_str_mv |
Acceso abierto |
dc.rights.creativecommons.*.fl_str_mv |
Attribution-NonCommercial-NoDerivatives 4.0 International |
rights_invalid_str_mv |
http://creativecommons.org/licenses/by-nc-nd/4.0/ Acceso abierto Attribution-NonCommercial-NoDerivatives 4.0 International http://purl.org/coar/access_right/c_abf2 |
dc.format.medium.spa.fl_str_mv |
Recurso electrónico |
dc.format.mimetype.none.fl_str_mv |
application/pdf |
dc.publisher.spa.fl_str_mv |
Instituto Tecnológico Metropolitano |
dc.publisher.faculty.spa.fl_str_mv |
Facultad de Ingenierías |
dc.publisher.program.spa.fl_str_mv |
Ingeniería Electrónica |
dc.publisher.grantor.spa.fl_str_mv |
Instituto Tecnológico Metropolitano |
institution |
Instituto Tecnológico Metropolitano |
bitstream.url.fl_str_mv |
https://repositorio.itm.edu.co/bitstream/20.500.12622/1545/1/Rep_Itm_pre_Gomez.pdf https://repositorio.itm.edu.co/bitstream/20.500.12622/1545/2/license.txt https://repositorio.itm.edu.co/bitstream/20.500.12622/1545/3/Rep_Itm_pre_Gomez.pdf.jpg |
bitstream.checksum.fl_str_mv |
20bdc1cb8e529a82a7176447546545e8 804769f546724af03b8054dca7e9fe3f fc0a606cd50653d3196711350be1c4bb |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositorio Instituto Tecnológico Metropolitano ITM |
repository.mail.fl_str_mv |
repositorio@itm.edu.co |
_version_ |
1812189350827393024 |
spelling |
Márquez Viloria, David AndrésGómez Díaz, Daniel Felipe2020-04-28T22:08:35Z2020-04-28T22:08:35Z2017http://hdl.handle.net/20.500.12622/1545instname:Instituto Tecnológico Metropolitanoreponame:Repositorio Institucional Instituto Tecnológico Metropolitanorepourl:https://repositorio.itm.edu.co/En el siguiente informe se presenta la implementación de un DSP desarrollado en una tarjeta basada en FPGA (ZedBoard). Inicialmente se realiza un análisis del funcionamiento del convertidor análogo – digital, digital – análogo que se encuentra inmerso en el circuito integrado ADAU1761, este chip es el responsable de realizar una adquisición, conversión, procesamiento y salida del audio de la tarjeta. Teniendo la adquisición de la señal digital, se procede con el procesamiento de la misma y posteriormente se reproduce en un auricular. Este proceso es realizado en cortos intervalos de tiempo para que se pueda tener la adquisición del audio, y con un leve retraso, poder escuchar la señal de audio procesada. De esta manera obtenemos un procesamiento en tiempo real. El procesamiento en tiempo real es posible a través de la implementación de un buffer que permite almacenar un segmento de la señal adquirida, para que sea procesada y luego sea reproducida. Este buffer permite que se realice una adquisición continua de la señal sin perder datos mientras el procesamiento es aplicado.Ingeniero ElectrónicopregradoRecurso electrónicoapplication/pdfspaInstituto Tecnológico MetropolitanoFacultad de IngenieríasIngeniería ElectrónicaInstituto Tecnológico Metropolitanohttp://creativecommons.org/licenses/by-nc-nd/4.0/Acceso abiertoAttribution-NonCommercial-NoDerivatives 4.0 Internationalhttp://purl.org/coar/access_right/c_abf2Procesador digital de señales (DSP)Señales digitalesSeñales de audioFPGA (Feld Programmable Gate Array)Signal processingProcesamiento de señalesSistema basado en FPGA para el procesamiento de señales de audio digitalTesis/Trabajo de grado - Monografía - Pregradohttp://purl.org/coar/resource_type/c_7a1finfo:eu-repo/semantics/bachelorThesisORIGINALRep_Itm_pre_Gomez.pdfRep_Itm_pre_Gomez.pdfapplication/pdf2343829https://repositorio.itm.edu.co/bitstream/20.500.12622/1545/1/Rep_Itm_pre_Gomez.pdf20bdc1cb8e529a82a7176447546545e8MD51LICENSElicense.txtlicense.txttext/plain; charset=utf-81835https://repositorio.itm.edu.co/bitstream/20.500.12622/1545/2/license.txt804769f546724af03b8054dca7e9fe3fMD52THUMBNAILRep_Itm_pre_Gomez.pdf.jpgRep_Itm_pre_Gomez.pdf.jpgGenerated Thumbnailimage/jpeg3597https://repositorio.itm.edu.co/bitstream/20.500.12622/1545/3/Rep_Itm_pre_Gomez.pdf.jpgfc0a606cd50653d3196711350be1c4bbMD5320.500.12622/1545oai:repositorio.itm.edu.co:20.500.12622/15452021-03-23 09:50:17.167Repositorio Instituto Tecnológico Metropolitano ITMrepositorio@itm.edu.coTk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFCgpUaGlzIHNhbXBsZSBsaWNlbnNlIGlzIHByb3ZpZGVkIGZvciBpbmZvcm1hdGlvbmFsIHB1cnBvc2VzIG9ubHkuCgoKSWYgdGhlIHN1Ym1pc3Npb24gY29udGFpbnMgbWF0ZXJpYWwgZm9yIHdoaWNoIHlvdSBkbyBub3QgaG9sZCBjb3B5cmlnaHQsCnlvdSByZXByZXNlbnQgdGhhdCB5b3UgaGF2ZSBvYnRhaW5lZCB0aGUgdW5yZXN0cmljdGVkIHBlcm1pc3Npb24gb2YgdGhlCmNvcHlyaWdodCBvd25lciB0byBncmFudCBEU1UgdGhlIHJpZ2h0cyByZXF1aXJlZCBieSB0aGlzIGxpY2Vuc2UsIGFuZCB0aGF0CnN1Y2ggdGhpcmQtcGFydHkgb3duZWQgbWF0ZXJpYWwgaXMgY2xlYXJseSBpZGVudGlmaWVkIGFuZCBhY2tub3dsZWRnZWQKd2l0aGluIHRoZSB0ZXh0IG9yIGNvbnRlbnQgb2YgdGhlIHN1Ym1pc3Npb24uCgpJRiBUSEUgU1VCTUlTU0lPTiBJUyBCQVNFRCBVUE9OIFdPUksgVEhBVCBIQVMgQkVFTiBTUE9OU09SRUQgT1IgU1VQUE9SVEVECkJZIEFOIEFHRU5DWSBPUiBPUkdBTklaQVRJT04gT1RIRVIgVEhBTiBEU1UsIFlPVSBSRVBSRVNFTlQgVEhBVCBZT1UgSEFWRQpGVUxGSUxMRUQgQU5ZIFJJR0hUIE9GIFJFVklFVyBPUiBPVEhFUiBPQkxJR0FUSU9OUyBSRVFVSVJFRCBCWSBTVUNICkNPTlRSQUNUIE9SIEFHUkVFTUVOVC4KCkRTVSB3aWxsIGNsZWFybHkgaWRlbnRpZnkgeW91ciBuYW1lKHMpIGFzIHRoZSBhdXRob3Iocykgb3Igb3duZXIocykgb2YgdGhlCnN1Ym1pc3Npb24sIGFuZCB3aWxsIG5vdCBtYWtlIGFueSBhbHRlcmF0aW9uLCBvdGhlciB0aGFuIGFzIGFsbG93ZWQgYnkgdGhpcwpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo= |