Diseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGA
Este trabajo presenta conceptos fundamentales que fueron usados en la elaboración de prácticas de laboratorio para el diseño, la simulación y la implementación en tiempo real una FPGA, de filtros digitales FIR, IIR y adaptativos. En el contenido de las prácticas se hace uso de herramientas que nos a...
- Autores:
-
Muñoz Buitrón, María Beatriz
Dorado Peña, Andrés Darío
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2011
- Institución:
- Universidad del Cauca
- Repositorio:
- Repositorio Unicauca
- Idioma:
- spa
- OAI Identifier:
- oai:repositorio.unicauca.edu.co:123456789/1958
- Acceso en línea:
- http://repositorio.unicauca.edu.co:8080/xmlui/handle/123456789/1958
- Palabra clave:
- Diseño
Simulación
Implementación
FPGA
IIR
FIR
- Rights
- License
- https://creativecommons.org/licenses/by-nc-nd/4.0/
| id |
REPOCAUCA2_ea5f7bb62e20ffebd9b4ecea647d9285 |
|---|---|
| oai_identifier_str |
oai:repositorio.unicauca.edu.co:123456789/1958 |
| network_acronym_str |
REPOCAUCA2 |
| network_name_str |
Repositorio Unicauca |
| repository_id_str |
|
| dc.title.spa.fl_str_mv |
Diseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGA |
| title |
Diseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGA |
| spellingShingle |
Diseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGA Diseño Simulación Implementación FPGA IIR FIR |
| title_short |
Diseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGA |
| title_full |
Diseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGA |
| title_fullStr |
Diseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGA |
| title_full_unstemmed |
Diseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGA |
| title_sort |
Diseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGA |
| dc.creator.fl_str_mv |
Muñoz Buitrón, María Beatriz Dorado Peña, Andrés Darío |
| dc.contributor.author.none.fl_str_mv |
Muñoz Buitrón, María Beatriz Dorado Peña, Andrés Darío |
| dc.subject.spa.fl_str_mv |
Diseño Simulación Implementación |
| topic |
Diseño Simulación Implementación FPGA IIR FIR |
| dc.subject.eng.fl_str_mv |
FPGA IIR FIR |
| description |
Este trabajo presenta conceptos fundamentales que fueron usados en la elaboración de prácticas de laboratorio para el diseño, la simulación y la implementación en tiempo real una FPGA, de filtros digitales FIR, IIR y adaptativos. En el contenido de las prácticas se hace uso de herramientas que nos ayudan con el desarrollo de los propósitos establecidos, como es el caso de Matlab® y Simulink®, las cuales son útiles en los procesos de diseño y simulación. Tambien se hace uso de la herramienta ISE Desing Suite, para la configuración de la FPGA. |
| publishDate |
2011 |
| dc.date.issued.none.fl_str_mv |
2011-02 |
| dc.date.accessioned.none.fl_str_mv |
2020-02-05T16:14:12Z |
| dc.date.available.none.fl_str_mv |
2020-02-05T16:14:12Z |
| dc.type.spa.fl_str_mv |
Trabajos de grado |
| dc.type.coarversion.fl_str_mv |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
| dc.type.driver.none.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
| dc.type.coar.none.fl_str_mv |
http://purl.org/coar/resource_type/c_7a1f |
| format |
http://purl.org/coar/resource_type/c_7a1f |
| dc.identifier.uri.none.fl_str_mv |
http://repositorio.unicauca.edu.co:8080/xmlui/handle/123456789/1958 |
| dc.identifier.instname.none.fl_str_mv |
|
| dc.identifier.reponame.none.fl_str_mv |
|
| dc.identifier.repourl.none.fl_str_mv |
|
| url |
http://repositorio.unicauca.edu.co:8080/xmlui/handle/123456789/1958 |
| identifier_str_mv |
|
| dc.language.iso.spa.fl_str_mv |
spa |
| language |
spa |
| dc.rights.coar.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
| dc.rights.uri.none.fl_str_mv |
https://creativecommons.org/licenses/by-nc-nd/4.0/ |
| dc.rights.creativecommons.none.fl_str_mv |
https://creativecommons.org/licenses/by-nc-nd/4.0/ |
| rights_invalid_str_mv |
https://creativecommons.org/licenses/by-nc-nd/4.0/ http://purl.org/coar/access_right/c_abf2 |
| dc.publisher.spa.fl_str_mv |
Universidad del Cauca |
| dc.publisher.faculty.spa.fl_str_mv |
Facultad de Ingeniería Electrónica y Telecomunicaciones |
| dc.publisher.program.spa.fl_str_mv |
Ingeniería Electrónica y Telecomunicaciones |
| institution |
Universidad del Cauca |
| bitstream.url.fl_str_mv |
http://repositorio.unicauca.edu.co/bitstream/123456789/1958/1/DISE%c3%91O%20DE%20FILTROS%20DIGITALES%20TIPO%20FIR%2c%20IIR%20Y%20ADAPTATIVOS%20UTILIZANDO%20FPGA.pdf http://repositorio.unicauca.edu.co/bitstream/123456789/1958/2/license.txt |
| bitstream.checksum.fl_str_mv |
2e9b9a2ea0b94b2797185f6a3a404c1b 8a4605be74aa9ea9d79846c1fba20a33 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
| repository.name.fl_str_mv |
Dspace - Universidad del Cauca |
| repository.mail.fl_str_mv |
biblios@unicauca.edu.co |
| _version_ |
1808396261622022144 |
| spelling |
Muñoz Buitrón, María BeatrizDorado Peña, Andrés Darío2020-02-05T16:14:12Z2020-02-05T16:14:12Z2011-02http://repositorio.unicauca.edu.co:8080/xmlui/handle/123456789/1958Este trabajo presenta conceptos fundamentales que fueron usados en la elaboración de prácticas de laboratorio para el diseño, la simulación y la implementación en tiempo real una FPGA, de filtros digitales FIR, IIR y adaptativos. En el contenido de las prácticas se hace uso de herramientas que nos ayudan con el desarrollo de los propósitos establecidos, como es el caso de Matlab® y Simulink®, las cuales son útiles en los procesos de diseño y simulación. Tambien se hace uso de la herramienta ISE Desing Suite, para la configuración de la FPGA.spaUniversidad del CaucaFacultad de Ingeniería Electrónica y Telecomunicaciones Ingeniería Electrónica y Telecomunicacioneshttps://creativecommons.org/licenses/by-nc-nd/4.0/https://creativecommons.org/licenses/by-nc-nd/4.0/http://purl.org/coar/access_right/c_abf2DiseñoSimulaciónImplementaciónFPGAIIRFIRDiseño de filtros digitales tipo FIR, IIR y adaptativos utilizando FPGATrabajos de gradoinfo:eu-repo/semantics/bachelorThesishttp://purl.org/coar/resource_type/c_7a1fhttp://purl.org/coar/version/c_970fb48d4fbd8a85http://purl.org/coar/version/c_970fb48d4fbd8a85https://creativecommons.org/licenses/by-nc-nd/4.0/ORIGINALDISEÑO DE FILTROS DIGITALES TIPO FIR, IIR Y ADAPTATIVOS UTILIZANDO FPGA.pdfDISEÑO DE FILTROS DIGITALES TIPO FIR, IIR Y ADAPTATIVOS UTILIZANDO FPGA.pdfapplication/pdf10031523http://repositorio.unicauca.edu.co/bitstream/123456789/1958/1/DISE%c3%91O%20DE%20FILTROS%20DIGITALES%20TIPO%20FIR%2c%20IIR%20Y%20ADAPTATIVOS%20UTILIZANDO%20FPGA.pdf2e9b9a2ea0b94b2797185f6a3a404c1bMD51LICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://repositorio.unicauca.edu.co/bitstream/123456789/1958/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52123456789/1958oai:repositorio.unicauca.edu.co:123456789/19582021-05-27 16:36:37.792Dspace - Universidad del Caucabiblios@unicauca.edu.coTk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo= |