Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGA

81 páginas

Autores:
Ávila Gómez, Daniel
Tipo de recurso:
Fecha de publicación:
2022
Institución:
Universidad EIA .
Repositorio:
Repositorio EIA .
Idioma:
spa
OAI Identifier:
oai:repository.eia.edu.co:11190/5265
Acceso en línea:
https://repository.eia.edu.co/handle/11190/5265
Palabra clave:
FPGA
Serialización
AFE
Migen
Memorias
Rights
openAccess
License
Derechos Reservados - Universidad EIA, 2022
id REIA2_7ce20bdcdbcd7326d24a8f1943aa69f5
oai_identifier_str oai:repository.eia.edu.co:11190/5265
network_acronym_str REIA2
network_name_str Repositorio EIA .
repository_id_str
dc.title.spa.fl_str_mv Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGA
title Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGA
spellingShingle Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGA
FPGA
Serialización
AFE
Migen
Memorias
title_short Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGA
title_full Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGA
title_fullStr Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGA
title_full_unstemmed Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGA
title_sort Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGA
dc.creator.fl_str_mv Ávila Gómez, Daniel
dc.contributor.advisor.none.fl_str_mv Rincón Gil, Edgar
dc.contributor.author.none.fl_str_mv Ávila Gómez, Daniel
dc.subject.proposal.spa.fl_str_mv FPGA
Serialización
AFE
Migen
Memorias
topic FPGA
Serialización
AFE
Migen
Memorias
description 81 páginas
publishDate 2022
dc.date.accessioned.none.fl_str_mv 2022-07-06T17:00:34Z
dc.date.available.none.fl_str_mv 2022-07-06T17:00:34Z
dc.date.issued.none.fl_str_mv 2022
dc.type.spa.fl_str_mv Trabajo de grado - Pregrado
dc.type.coar.fl_str_mv http://purl.org/coar/resource_type/c_7a1f
dc.type.driver.spa.fl_str_mv info:eu-repo/semantics/bachelorThesis
dc.type.version.spa.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.content.spa.fl_str_mv Text
dc.type.redcol.spa.fl_str_mv https://purl.org/redcol/resource_type/TP
dc.type.coarversion.spa.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
status_str publishedVersion
dc.identifier.uri.none.fl_str_mv https://repository.eia.edu.co/handle/11190/5265
url https://repository.eia.edu.co/handle/11190/5265
dc.language.iso.spa.fl_str_mv spa
language spa
dc.rights.spa.fl_str_mv Derechos Reservados - Universidad EIA, 2022
dc.rights.uri.spa.fl_str_mv https://creativecommons.org/licenses/by-nc-nd/4.0/
dc.rights.accessrights.spa.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.creativecommons.spa.fl_str_mv Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
dc.rights.coar.spa.fl_str_mv http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv Derechos Reservados - Universidad EIA, 2022
https://creativecommons.org/licenses/by-nc-nd/4.0/
Atribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.mimetype.spa.fl_str_mv application/pdf
dc.publisher.program.spa.fl_str_mv Ingeniería Mecatrónica
dc.publisher.faculty.spa.fl_str_mv Escuela de Ingeniería y Ciencias Básicas
dc.publisher.place.spa.fl_str_mv Envigado (Antioquia, Colombia)
institution Universidad EIA .
bitstream.url.fl_str_mv https://repository.eia.edu.co/bitstreams/cf0de4b3-ba1f-4579-bdc0-43447c470e7e/download
https://repository.eia.edu.co/bitstreams/10f4fbbd-cb3d-4222-a41f-bc938e5ba1b6/download
https://repository.eia.edu.co/bitstreams/167b78b7-0f06-431d-bd5e-5771ec0c3939/download
https://repository.eia.edu.co/bitstreams/3f0aa1b5-70ec-4d18-9dcb-cb83c6d1310f/download
bitstream.checksum.fl_str_mv 94c966a775155412e511c81d3a61c48f
7355c85b1ef1baa55f3d6e3fd30015a6
da9276a8e06ed571bb7fc7c7186cd8fe
f048c93621bf13eb54349ff0119064d0
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositorio Institucional Universidad EIA
repository.mail.fl_str_mv bdigital@metabiblioteca.com
_version_ 1814100920798019584
spelling Rincón Gil, Edgare8177ffaee832aa947ac17a2bda9fb6a600Ávila Gómez, Daniel4bfb489094387585f594dd4ed7b70ea82022-07-06T17:00:34Z2022-07-06T17:00:34Z2022https://repository.eia.edu.co/handle/11190/526581 páginasRESUMEN: Como consecuencia del rápido crecimiento en el desarrollo tecnológico en las últimas décadas, múltiples aplicaciones han encontrado una apertura a diversos campos que antes eran temas soñados por las limitantes que presentaban. Con el aumento de dispositivos que desafían a la ley de Moore, y la implementación de compuertas lógicas cada vez más pequeñas, aparece una nueva necesidad: el desarrollo de sistemas capaces de operar en forma exitosa con estas nuevas condiciones para adquirir y transmitir datos. En respuesta a esto, surgen los conversores análogo-digitales de altas velocidades, capaces de tomar datos y transformarlos en elementos lógicos para que puedan ser empleados mediante computadores y demás a través del uso de velocidades exorbitantes; y también otros dispositivos, como los Analog Front-End o AFE, los cuales ya cuentan con todo el sistema de adquisición preparado para que un ADC interno haga sus funciones. Esta propuesta de trabajo de grado busca abordar el requerimiento de la serialización de datos provenientes de estos conversores, cuyos relojes de operación cuentan con altas frecuencias, mediante el uso de una FPGA (requerimiento que ha sido planteado tanto en proyectos de mayor escala como el estudio de Neutrinos en el Deep Underground Neutrino Experiment DUNE, o de menor escala, como la medición de los efectos magneto-ópticos en superficies magnetizadas, conocido como MOKE) a fin de garantizar el envío de la información obtenida hasta un dispositivo electrónico que pueda leerlo y almacenarlo para un posterior estudio, permitiendo la generación de nuevo conocimiento y/o dar solución a planteamientos actualmente poco explorados. Se empleará la metodología de diseño presentada por George Dieter en el año 2012 en sinergia con la metodología Bottom-Up para creación de circuitos, planteando como objetivo la generación de un producto, más específicamente, de un sistema desarrollado para una FPGA Artix-7, teniendo en cuenta requerimientos de la aplicación, conceptos, diseños paramétricos, pruebas de banco y validaciones. Como resultados esperados, se busca realizar la implementación del sistema junto con una tarjeta de evaluación para el AFE5808A, incluyendo así diagramas de flujos y de bloques, y documentación respecto al mismo, cumpliendo a cabalidad con las especificaciones definidas inicialmente. Se espera que en un futuro el sistema pueda usarse en menor escala para la adquisición de datos en un proyecto MOKE.ABSTRACT: Because of the fast grow in technological development in recent decades, multiple applications have found an opening to various fields that were previously dream subjects due to the limitations they represented. With the increase of devices that defy Moore’s law, and the implementation of increasingly smaller logic gates, a new need arises: the development of systems capable of successfully operating with these new conditions to acquire and transmit data. In response to this, High-Speed Analog to Digital converters emerge, capable of acquiring data and transforming it into logical elements so that they can be used by computers and others at exorbitant speeds; and other devices, such as the Analog Front-End or AFE, which already have the entire acquisition system prepared for an internal ADC to perform its functions. This Degree Work proposal seeks to address the requirement of data serialization sourced by these converters, whose operating clocks have High Frequencies using an FPGA (a requirement that has been raised both in larger-scale projects such as the study of Neutrinos in the Deep underground Neutrino Experiment DUNE, or on smaller scale, such as the measurement of magneto-optical effects on magnetized surfaces, known as MOKE) in order to guarantee the sending of the information obtained to an electronic device that can read it and store it for later study, allowing the generation of new knowledge and/or providing solutions to approaches that are currently little explored. Design methodology presented by George Dieter in the year 2012 will be used in cooperation with the Bottom-Up methodology in circuit design, with the goal of generating a product, more specifically, of a system developed for an Artix-7 FPGA, considering application requirements, concepts, parametric designs, bench tests and validations. As results, it is sought to implement the system together with an evaluation board for AFE5808A, thus including flow diagrams, block diagrams and referenced documentation, fully complying with the initially defined specifications. It is hoped that in the future the system may be used on smaller scale for data acquisition in a MOKE project.PregradoIngeniero(a) Mecatrónico(a)application/pdfspaDerechos Reservados - Universidad EIA, 2022https://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessAtribución-NoComercial-SinDerivadas 4.0 Internacional (CC BY-NC-ND 4.0)http://purl.org/coar/access_right/c_abf2Adquisición y Serialización de Datos con ADC de Alta Velocidad Mediante FPGATrabajo de grado - Pregradoinfo:eu-repo/semantics/bachelorThesisinfo:eu-repo/semantics/publishedVersionTexthttps://purl.org/redcol/resource_type/TPhttp://purl.org/coar/version/c_970fb48d4fbd8a85http://purl.org/coar/resource_type/c_7a1fIngeniería MecatrónicaEscuela de Ingeniería y Ciencias BásicasEnvigado (Antioquia, Colombia)FPGASerializaciónAFEMigenMemoriasPublicationTEXTÁvilaDaniel_2022_AdquisiciónSerializaciónDatos.pdf.txtÁvilaDaniel_2022_AdquisiciónSerializaciónDatos.pdf.txtExtracted texttext/plain172801https://repository.eia.edu.co/bitstreams/cf0de4b3-ba1f-4579-bdc0-43447c470e7e/download94c966a775155412e511c81d3a61c48fMD59THUMBNAILÁvilaDaniel_2022_AdquisiciónSerializaciónDatos.pdf.jpgÁvilaDaniel_2022_AdquisiciónSerializaciónDatos.pdf.jpgGenerated Thumbnailimage/jpeg8518https://repository.eia.edu.co/bitstreams/10f4fbbd-cb3d-4222-a41f-bc938e5ba1b6/download7355c85b1ef1baa55f3d6e3fd30015a6MD510LICENSElicense.txtlicense.txttext/plain; charset=utf-82515https://repository.eia.edu.co/bitstreams/167b78b7-0f06-431d-bd5e-5771ec0c3939/downloadda9276a8e06ed571bb7fc7c7186cd8feMD57ORIGINALÁvilaDaniel_2022_AdquisiciónSerializaciónDatos.pdfÁvilaDaniel_2022_AdquisiciónSerializaciónDatos.pdfTrabajo de gradoapplication/pdf3047529https://repository.eia.edu.co/bitstreams/3f0aa1b5-70ec-4d18-9dcb-cb83c6d1310f/downloadf048c93621bf13eb54349ff0119064d0MD5811190/5265oai:repository.eia.edu.co:11190/52652023-07-25 17:21:44.388https://creativecommons.org/licenses/by-nc-nd/4.0/Derechos Reservados - Universidad EIA, 2022open.accesshttps://repository.eia.edu.coRepositorio Institucional Universidad EIAbdigital@metabiblioteca.comICAgICAgICAgICAgICAgICAgICAgICAgPGNlbnRlcj5BVklTTyBERSBQUklWQUNJREFEPC9jZW50ZXI+CgpMYSBFc2N1ZWxhIGRlIEluZ2VuaWVyw61hIGRlIEFudGlvcXVpYSBhIHRyYXbDqXMgZGUgZXN0ZSBhdmlzbywgaW5mb3JtYSBhIGxvcyB0aXR1bGFyZXMgZGUgZGF0b3MgcGVyc29uYWxlcyBxdWUgc2UgZW5jdWVudHJlbiBlbiBzdXMgYmFzZXMgZGUgZGF0b3MgcXVlIGxhcyBwb2zDrXRpY2FzIGRlIHRyYXRhbWllbnRvIGRlIGRhdG9zIHBlcnNvbmFsZXMgbGEgRUlBIHNvbjoKCkFsIHRpdHVsYXIgZGUgbG9zIGRhdG9zIHBlcnNvbmFsZXMgZW4gdHJhdGFtaWVudG8sIHNlIGxlIHJlc3BldGFyw6FuIHN1cyBkZXJlY2hvcyBhIGNvbm9jZXIgw61udGVncmFtZW50ZSB5IGRlIGZvcm1hIGdyYXR1aXRhIHN1cyBkYXRvcyBwZXJzb25hbGVzLCBhc8OtIGNvbW8gYSBhY3R1YWxpemFybG9zIHkgcmVjdGlmaWNhcmxvcyBmcmVudGUgYSBsYSBFSUEgbyBsb3MgZW5jYXJnYWRvcyBkZWwgdHJhdGFtaWVudG8uCgpBbCB0aXR1bGFyIGRlIGxvcyBkYXRvcyBwZXJzb25hbGVzIGVuIHRyYXRhbWllbnRvLCBwb2Ryw6EgY29ub2NlciBlbCB1c28gcXVlIHNlIGxlIGhhIGRhZG8gYSBzdXMgZGF0b3MgcGVyc29uYWxlcywgcHJldmlhIHNvbGljaXR1ZC4KCkVsIHRpdHVsYXIgZGUgbG9zIGRhdG9zIHBlcnNvbmFsZXMgZW4gdHJhdGFtaWVudG8sIHBvZHLDoSBzb2xpY2l0YXIgcHJ1ZWJhIGRlIGxhIGF1dG9yaXphY2nDs24gb3RvcmdhZGEgYSBsYSBFSUEuIHNhbHZvIGN1YW5kbyBleHByZXNhbWVudGUgc2UgZXhjZXB0w7plIGNvbW8gcmVxdWlzaXRvIHBhcmEgZWwgdHJhdGFtaWVudG8sIGRlIGNvbmZvcm1pZGFkIGNvbiBsYSBsZXkuCgpFbCB0aXR1bGFyIGRlIGxvcyBkYXRvcyBwdWVkZSByZXZvY2FyIGxhIGF1dG9yaXphY2nDs24geSBzb2xpY2l0YXIgbGEgc3VwcmVzacOzbiBkZWwgZGF0byBjdWFuZG8gZW4gZWwgdHJhdGFtaWVudG8gbm8gc2UgcmVzcGV0ZW4gbG9zIHByaW5jaXBpb3MsIGRlcmVjaG9zIHkgZ2FyYW50w61hcyBjb25zdGl0dWNpb25hbGVzIHkgbGVnYWxlcy4gTGEgcmV2b2NhdG9yaWEgeSBzdXByZXNpw7NuIHByb2NlZGVyw6EgY3VhbmRvIGxhIFN1cGVyaW50ZW5kZW5jaWEgZGUgSW5kdXN0cmlhIHkgQ29tZXJjaW8gKFNJQykgaGF5YSBkZXRlcm1pbmFkbyBxdWUgZW4gZWwgdHJhdGFtaWVudG8sIGxhIEVTQ1VFTEEgREUgSU5HRU5JRVLDjUEgREUgQU5USU9RVUlBIGhhIGluY3VycmlkbyBlbiBjb25kdWN0YXMgY29udHJhcmlhcyBhIGVzdGEgTGV5IHkgYSBsYSBDb25zdGl0dWNpw7NuIFBvbMOtdGljYS4KClBhcmEgZWZlY3RvcyBkZSBlamVyY2VyIHN1cyBkZXJlY2hvcyBkZSBjb25vY2VyLCBhY3R1YWxpemFyLCByZWN0aWZpY2FyIHkgc3VwcmltaXIgaW5mb3JtYWNpw7NuLCByZXZvY2FyIGxhIGF1dG9yaXphY2nDs24sIGVudHJlIG90cm9zOyBlbCB0aXR1bGFyIGRlIGxvcyBkYXRvcyBwb2Ryw6EgYWN1ZGlyIGEgbGEgRVNDVUVMQSBERSBJTkdFTklFUsONQSBERSBBTlRJT1FVSUEsIGNvbW8gcmVzcG9uc2FibGUgZGVsIHRyYXRhbWllbnRvIGRlIGRhdG9zIGFsIMOhcmVhIGRlIGNvbXVuaWNhY2lvbmVzLCBtZWRpYW50ZSBjb3JyZW8gZWxlY3Ryw7NuaWNvIGEgd2VibWFzdGVyQGVpYS5lZHUuY28gLgoKRW4gY2FzbyBkZSBpbmZyYWNjaW9uZXMgYSBsYSBsZXkgMTU4MSBkZSAyMDEyLCBlbCB0aXR1bGFyIGRlIGxvcyBkYXRvcyBwb2Ryw6EgcHJlc2VudGFyIHF1ZWphIGFudGUgbGEgU3VwZXJpbnRlbmRlbmNpYSBkZSBJbmR1c3RyaWEgeSBDb21lcmNpbyAoU0lDKS4KCkVsIHRpdHVsYXIgc2Vyw6EgaW5mb3JtYWRvIGFjZXJjYSBkZSBsYSBubyBvYmxpZ2F0b3JpZWRhZCBkZSBsYXMgcmVzcHVlc3RhcyBhIGxhcyBwcmVndW50YXMgcXVlIGxlIHNlYW4gaGVjaGFzLCBjdWFuZG8gw6lzdGFzIHZlcnNlbiBzb2JyZSBkYXRvcyBzZW5zaWJsZXMsIHRhbGVzIGNvbW8gb3JpZ2VuIHJhY2lhbCBvIMOpdG5pY28sIG9yaWVudGFjacOzbiBwb2zDrXRpY2EsIGNvbnZpY2Npb25lcyByZWxpZ2lvc2FzICwgcGVydGVuZW5jaWEgYSBzaW5kaWNhdG9zLCBvcmdhbml6YWNpb25lcyBzb2NpYWxlcyBkZSBkZXJlY2hvcyBodW1hbm9zLCBkYXRvcyByZWxhdGl2b3MgYSBsYSBzYWx1ZCwgYSBsYSB2aWRhIHNleHVhbCB5IGRhdG9zIGJpb23DqXRyaWNvcyBvIHNvYnJlIGxvcyBkYXRvcyBkZSBsb3MgbmnDsW9zLCBuacOxYXMgeSBhZG9sZXNjZW50ZXMuCgpFbCB0aXR1bGFyIHBvZHLDoSBjb25vY2VyIG51ZXN0cmEgcG9sw610aWNhIGRlIHRyYXRhbWllbnRvLCBsb3MgZGF0b3Mgc3VzdGFuY2lhbGVzIHF1ZSBzZSBsbGVndWVuIGEgcHJvZHVjaXIgZW4gZWwgcHJlc2VudGUgYXZpc28gbyBlbiBsYXMgcG9sw610aWNhcyBkZSB0cmF0YW1pZW50bywgc2Vyw6FuIHB1YmxpY2FkYXMgZW4gbnVlc3RybyBzaXRpbyB3ZWIsIG1lZGlvIGVsZWN0csOzbmljbyBoYWJpdHVhbCBkZSBjb250YWN0byBjb24gbG9zIHRpdHVsYXJlcy4KCg==