Diseño e implementación del protocolo ForCES

Este proyecto de grado propone la implementación del protocolo ForCES, el cual está centrado en la conexión del punto lógico FP de la arquitectura ForCES, y es estrictamente una comunicación entre el CE y el FE. Dicha estructura del protocolo está establecida dentro de las especificaciones emitidas...

Full description

Autores:
Tipo de recurso:
masterThesis
Fecha de publicación:
2012
Institución:
Pontificia Universidad Javeriana
Repositorio:
Repositorio Universidad Javeriana
Idioma:
spa
OAI Identifier:
oai:repository.javeriana.edu.co:10554/20769
Acceso en línea:
http://hdl.handle.net/10554/20769
https://doi.org/10.11144/Javeriana.10554.20769
Palabra clave:
Protocolo ForCES
LFBs
Punto lógico FP
FEs
CE
Protocolos de redes de computadores
Maestría en ingeniería electrónica - Tesis y disertaciones académicas
Rights
openAccess
License
Atribución-NoComercial-SinDerivadas 4.0 Internacional
id JAVERIANA_c488d0b37839531d00691e5c764209c3
oai_identifier_str oai:repository.javeriana.edu.co:10554/20769
network_acronym_str JAVERIANA
network_name_str Repositorio Universidad Javeriana
repository_id_str
dc.title.none.fl_str_mv Diseño e implementación del protocolo ForCES
title Diseño e implementación del protocolo ForCES
spellingShingle Diseño e implementación del protocolo ForCES
González Ramírez, Pedro Luis
Protocolo ForCES
LFBs
Punto lógico FP
FEs
CE
Protocolos de redes de computadores
Maestría en ingeniería electrónica - Tesis y disertaciones académicas
title_short Diseño e implementación del protocolo ForCES
title_full Diseño e implementación del protocolo ForCES
title_fullStr Diseño e implementación del protocolo ForCES
title_full_unstemmed Diseño e implementación del protocolo ForCES
title_sort Diseño e implementación del protocolo ForCES
dc.creator.none.fl_str_mv González Ramírez, Pedro Luis
author González Ramírez, Pedro Luis
author_facet González Ramírez, Pedro Luis
author_role author
dc.contributor.none.fl_str_mv Trujillo Arboleda, Luis Carlos
dc.subject.none.fl_str_mv Protocolo ForCES
LFBs
Punto lógico FP
FEs
CE
Protocolos de redes de computadores
Maestría en ingeniería electrónica - Tesis y disertaciones académicas
topic Protocolo ForCES
LFBs
Punto lógico FP
FEs
CE
Protocolos de redes de computadores
Maestría en ingeniería electrónica - Tesis y disertaciones académicas
description Este proyecto de grado propone la implementación del protocolo ForCES, el cual está centrado en la conexión del punto lógico FP de la arquitectura ForCES, y es estrictamente una comunicación entre el CE y el FE. Dicha estructura del protocolo está establecida dentro de las especificaciones emitidas y definidas por el grupo de trabajo ForCES, y consiste en formar un protocolo que transporte la información del plano de datos disponible en los FE y llevarlos al plano de control en el CE aprovechando la arquitectura flexible de ForCES. Este proyecto plantea la implementación del protocolo ForCES, sobre la arquitectura ForCES, a través de una simulación en Java que le permite al investigador tener la posibilidad de comparar funcionalidad típica de un enrutador convencional con el enrutador basado en la arquitectura ForCES que se plantea, y de esta manera aprovechar la ventaja de esta arquitectura para reprogramar dichas funcionalidades. Este proyecto busca que mediante un ejemplo básico de LFBs descubiertos por el CE e Informada por el FE, se pueda probar el funcionamiento del protocolo ForCES que los intercomunica, permitiendo comprobar que los datos que son enviados de un extremo a otro, bajo las condiciones expuestas en las especificaciones, son correctas y se han programado sin errores. En este programa de prueba el CE usa los diferentes tipos de topologías LFBs y construye diferentes funcionalidades con los atributos disponibles en los FEs, es importante aclarar que estas dos emulaciones están fuera del alcance de este proyecto, sin embargo las interfaces correspondientes están disponibles para continuar con su desarrollo.
publishDate 2012
dc.date.none.fl_str_mv 2012
2017-06-08T21:47:10Z
2017-06-08T21:47:10Z
2020-04-16T17:55:36Z
2020-04-16T17:55:36Z
dc.type.none.fl_str_mv http://purl.org/coar/version/c_ab4af688f83e57aa
Tesis/Trabajo de grado - Monografía - Maestría
http://purl.org/coar/resource_type/c_bdcc
info:eu-repo/semantics/masterThesis
info:eu-repo/semantics/publishedVersion
format masterThesis
status_str publishedVersion
dc.identifier.none.fl_str_mv http://hdl.handle.net/10554/20769
https://doi.org/10.11144/Javeriana.10554.20769
instname:Pontificia Universidad Javeriana
reponame:Repositorio Institucional - Pontificia Universidad Javeriana
repourl:https://repository.javeriana.edu.co
url http://hdl.handle.net/10554/20769
https://doi.org/10.11144/Javeriana.10554.20769
identifier_str_mv instname:Pontificia Universidad Javeriana
reponame:Repositorio Institucional - Pontificia Universidad Javeriana
repourl:https://repository.javeriana.edu.co
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv Atribución-NoComercial-SinDerivadas 4.0 Internacional
http://creativecommons.org/licenses/by-nc-nd/4.0/
info:eu-repo/semantics/openAccess
http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv Atribución-NoComercial-SinDerivadas 4.0 Internacional
http://creativecommons.org/licenses/by-nc-nd/4.0/
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv PDF
application/pdf
application/pdf
dc.publisher.none.fl_str_mv Pontificia Universidad Javeriana
Maestría en Ingeniería Electrónica
Facultad de Ingeniería
publisher.none.fl_str_mv Pontificia Universidad Javeriana
Maestría en Ingeniería Electrónica
Facultad de Ingeniería
dc.source.none.fl_str_mv reponame:Repositorio Universidad Javeriana
instname:Pontificia Universidad Javeriana
instacron:Pontificia Universidad Javeriana
instname_str Pontificia Universidad Javeriana
instacron_str Pontificia Universidad Javeriana
institution Pontificia Universidad Javeriana
reponame_str Repositorio Universidad Javeriana
collection Repositorio Universidad Javeriana
_version_ 1803712806448529408
spelling Diseño e implementación del protocolo ForCESGonzález Ramírez, Pedro LuisProtocolo ForCESLFBsPunto lógico FPFEsCEProtocolos de redes de computadoresMaestría en ingeniería electrónica - Tesis y disertaciones académicasEste proyecto de grado propone la implementación del protocolo ForCES, el cual está centrado en la conexión del punto lógico FP de la arquitectura ForCES, y es estrictamente una comunicación entre el CE y el FE. Dicha estructura del protocolo está establecida dentro de las especificaciones emitidas y definidas por el grupo de trabajo ForCES, y consiste en formar un protocolo que transporte la información del plano de datos disponible en los FE y llevarlos al plano de control en el CE aprovechando la arquitectura flexible de ForCES. Este proyecto plantea la implementación del protocolo ForCES, sobre la arquitectura ForCES, a través de una simulación en Java que le permite al investigador tener la posibilidad de comparar funcionalidad típica de un enrutador convencional con el enrutador basado en la arquitectura ForCES que se plantea, y de esta manera aprovechar la ventaja de esta arquitectura para reprogramar dichas funcionalidades. Este proyecto busca que mediante un ejemplo básico de LFBs descubiertos por el CE e Informada por el FE, se pueda probar el funcionamiento del protocolo ForCES que los intercomunica, permitiendo comprobar que los datos que son enviados de un extremo a otro, bajo las condiciones expuestas en las especificaciones, son correctas y se han programado sin errores. En este programa de prueba el CE usa los diferentes tipos de topologías LFBs y construye diferentes funcionalidades con los atributos disponibles en los FEs, es importante aclarar que estas dos emulaciones están fuera del alcance de este proyecto, sin embargo las interfaces correspondientes están disponibles para continuar con su desarrollo.Magíster en Ingeniería ElectrónicaMaestríaPontificia Universidad JaverianaMaestría en Ingeniería ElectrónicaFacultad de IngenieríaTrujillo Arboleda, Luis Carlos2017-06-08T21:47:10Z2020-04-16T17:55:36Z2017-06-08T21:47:10Z2020-04-16T17:55:36Z2012http://purl.org/coar/version/c_ab4af688f83e57aaTesis/Trabajo de grado - Monografía - Maestríahttp://purl.org/coar/resource_type/c_bdccinfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/publishedVersionPDFapplication/pdfapplication/pdfhttp://hdl.handle.net/10554/20769https://doi.org/10.11144/Javeriana.10554.20769instname:Pontificia Universidad Javerianareponame:Repositorio Institucional - Pontificia Universidad Javerianarepourl:https://repository.javeriana.edu.cospaAtribución-NoComercial-SinDerivadas 4.0 Internacionalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessDe acuerdo con la naturaleza del uso concedido, la presente licencia parcial se otorga a título gratuito por el máximo tiempo legal colombiano, con el propósito de que en dicho lapso mi (nuestra) obra sea explotada en las condiciones aquí estipuladas y para los fines indicados, respetando siempre la titularidad de los derechos patrimoniales y morales correspondientes, de acuerdo con los usos honrados, de manera proporcional y justificada a la finalidad perseguida, sin ánimo de lucro ni de comercialización. De manera complementaria, garantizo (garantizamos) en mi (nuestra) calidad de estudiante (s) y por ende autor (es) exclusivo (s), que la Tesis o Trabajo de Grado en cuestión, es producto de mi (nuestra) plena autoría, de mi (nuestro) esfuerzo personal intelectual, como consecuencia de mi (nuestra) creación original particular y, por tanto, soy (somos) el (los) único (s) titular (es) de la misma. Además, aseguro (aseguramos) que no contiene citas, ni transcripciones de otras obras protegidas, por fuera de los límites autorizados por la ley, según los usos honrados, y en proporción a los fines previstos; ni tampoco contempla declaraciones difamatorias contra terceros; respetando el derecho a la imagen, intimidad, buen nombre y demás derechos constitucionales. Adicionalmente, manifiesto (manifestamos) que no se incluyeron expresiones contrarias al orden público ni a las buenas costumbres. En consecuencia, la responsabilidad directa en la elaboración, presentación, investigación y, en general, contenidos de la Tesis o Trabajo de Grado es de mí (nuestro) competencia exclusiva, eximiendo de toda responsabilidad a la Pontifica Universidad Javeriana por tales aspectos. Sin perjuicio de los usos y atribuciones otorgadas en virtud de este documento, continuaré (continuaremos) conservando los correspondientes derechos patrimoniales sin modificación o restricción alguna, puesto que, de acuerdo con la legislación colombiana aplicable, el presente es un acuerdo jurídico que en ningún caso conlleva la enajenación de los derechos patrimoniales derivados del régimen del Derecho de Autor. De conformidad con lo establecido en el artículo 30 de la Ley 23 de 1982 y el artículo 11 de la Decisión Andina 351 de 1993, “Los derechos morales sobre el trabajo son propiedad de los autores”, los cuales son irrenunciables, imprescriptibles, inembargables e inalienables. En consecuencia, la Pontificia Universidad Javeriana está en la obligación de RESPETARLOS Y HACERLOS RESPETAR, para lo cual tomará las medidas correspondientes para garantizar su observancia.http://purl.org/coar/access_right/c_abf2reponame:Repositorio Universidad Javerianainstname:Pontificia Universidad Javerianainstacron:Pontificia Universidad Javeriana2022-04-29T16:53:32Z

Publicaciones similares