Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable
En este diseño e implementación, se pretende materializar la metodología y el conocimiento adquirido en diseño de circuitos asíncronos (circuitos digitales que no dependen de una señal de reloj para sincronizar su funcionamiento), tema desarrollado durante el periodo de maestría, como auxiliar de in...
- Autores:
- Tipo de recurso:
- masterThesis
- Fecha de publicación:
- 2013
- Institución:
- Pontificia Universidad Javeriana
- Repositorio:
- Repositorio Universidad Javeriana
- Idioma:
- spa
- OAI Identifier:
- oai:repository.javeriana.edu.co:10554/15391
- Palabra clave:
- Procesamiento electrónico de datos
Diseño de un procesador
Lógica programable
Circuitos asincrónicos - Diseño
Procesamiento electrónico de datos
Maestría en ingeniería electrónica - Tesis y disertaciones académicas
- Rights
- openAccess
- License
- Atribución-NoComercial-SinDerivadas 4.0 Internacional
| id |
JAVERIANA_babdf475029838cd87a1cc8e312b3476 |
|---|---|
| oai_identifier_str |
oai:repository.javeriana.edu.co:10554/15391 |
| network_acronym_str |
JAVERIANA |
| network_name_str |
Repositorio Universidad Javeriana |
| repository_id_str |
|
| dc.title.none.fl_str_mv |
Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable |
| title |
Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable |
| spellingShingle |
Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable Herrera Buitrago, Moisés Fernando Procesamiento electrónico de datos Diseño de un procesador Lógica programable Circuitos asincrónicos - Diseño Procesamiento electrónico de datos Maestría en ingeniería electrónica - Tesis y disertaciones académicas |
| title_short |
Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable |
| title_full |
Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable |
| title_fullStr |
Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable |
| title_full_unstemmed |
Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable |
| title_sort |
Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable |
| dc.creator.none.fl_str_mv |
Herrera Buitrago, Moisés Fernando |
| author |
Herrera Buitrago, Moisés Fernando |
| author_facet |
Herrera Buitrago, Moisés Fernando |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
Viveros Moreno, Francisco |
| dc.subject.none.fl_str_mv |
Procesamiento electrónico de datos Diseño de un procesador Lógica programable Circuitos asincrónicos - Diseño Procesamiento electrónico de datos Maestría en ingeniería electrónica - Tesis y disertaciones académicas |
| topic |
Procesamiento electrónico de datos Diseño de un procesador Lógica programable Circuitos asincrónicos - Diseño Procesamiento electrónico de datos Maestría en ingeniería electrónica - Tesis y disertaciones académicas |
| description |
En este diseño e implementación, se pretende materializar la metodología y el conocimiento adquirido en diseño de circuitos asíncronos (circuitos digitales que no dependen de una señal de reloj para sincronizar su funcionamiento), tema desarrollado durante el periodo de maestría, como auxiliar de investigación en los semestres I y II, luego como tema de estudio en las asignaturas de investigación I, II y III. Este procesador asíncrono de 8 bits, es el primer diseño de un procesador basado en circuitos asíncronos implementado en dispositivos de lógica programable en el departamento de electrónica de la Pontificia Universidad Javeriana, constituyéndose en un paso adelante en la apropiación tecnología. El procesador es el componente digital que involucra procesos de control, procesamiento y almacenamiento de datos de manera secuencial y organizada, convirtiéndose en el diseño por excelencia para demostrar la validez y aplicabilidad de un diseño asíncrono. |
| publishDate |
2013 |
| dc.date.none.fl_str_mv |
2013 2015-02-24T14:21:04Z 2015-02-24T14:21:04Z 2016-01-13T21:01:21Z 2016-01-13T21:01:21Z 2020-04-16T17:55:14Z 2020-04-16T17:55:14Z |
| dc.type.none.fl_str_mv |
http://purl.org/coar/version/c_ab4af688f83e57aa Tesis/Trabajo de grado - Monografía - Maestría http://purl.org/coar/resource_type/c_bdcc info:eu-repo/semantics/masterThesis info:eu-repo/semantics/publishedVersion |
| format |
masterThesis |
| status_str |
publishedVersion |
| dc.identifier.none.fl_str_mv |
http://hdl.handle.net/10554/15391 https://doi.org/10.11144/Javeriana.10554.15391 instname:Pontificia Universidad Javeriana reponame:Repositorio Institucional - Pontificia Universidad Javeriana repourl:https://repository.javeriana.edu.co |
| url |
http://hdl.handle.net/10554/15391 https://doi.org/10.11144/Javeriana.10554.15391 |
| identifier_str_mv |
instname:Pontificia Universidad Javeriana reponame:Repositorio Institucional - Pontificia Universidad Javeriana repourl:https://repository.javeriana.edu.co |
| dc.language.none.fl_str_mv |
spa |
| language |
spa |
| dc.rights.none.fl_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional http://creativecommons.org/licenses/by-nc-nd/4.0/ info:eu-repo/semantics/openAccess http://purl.org/coar/access_right/c_abf2 |
| rights_invalid_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional http://creativecommons.org/licenses/by-nc-nd/4.0/ http://purl.org/coar/access_right/c_abf2 |
| eu_rights_str_mv |
openAccess |
| dc.format.none.fl_str_mv |
PDF application/pdf application/pdf application/pdf |
| dc.publisher.none.fl_str_mv |
Pontificia Universidad Javeriana Maestría en Ingeniería Electrónica Facultad de Ingeniería |
| publisher.none.fl_str_mv |
Pontificia Universidad Javeriana Maestría en Ingeniería Electrónica Facultad de Ingeniería |
| dc.source.none.fl_str_mv |
reponame:Repositorio Universidad Javeriana instname:Pontificia Universidad Javeriana instacron:Pontificia Universidad Javeriana |
| instname_str |
Pontificia Universidad Javeriana |
| instacron_str |
Pontificia Universidad Javeriana |
| institution |
Pontificia Universidad Javeriana |
| reponame_str |
Repositorio Universidad Javeriana |
| collection |
Repositorio Universidad Javeriana |
| _version_ |
1803712868364845056 |
| spelling |
Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programableHerrera Buitrago, Moisés FernandoProcesamiento electrónico de datosDiseño de un procesadorLógica programableCircuitos asincrónicos - DiseñoProcesamiento electrónico de datosMaestría en ingeniería electrónica - Tesis y disertaciones académicasEn este diseño e implementación, se pretende materializar la metodología y el conocimiento adquirido en diseño de circuitos asíncronos (circuitos digitales que no dependen de una señal de reloj para sincronizar su funcionamiento), tema desarrollado durante el periodo de maestría, como auxiliar de investigación en los semestres I y II, luego como tema de estudio en las asignaturas de investigación I, II y III. Este procesador asíncrono de 8 bits, es el primer diseño de un procesador basado en circuitos asíncronos implementado en dispositivos de lógica programable en el departamento de electrónica de la Pontificia Universidad Javeriana, constituyéndose en un paso adelante en la apropiación tecnología. El procesador es el componente digital que involucra procesos de control, procesamiento y almacenamiento de datos de manera secuencial y organizada, convirtiéndose en el diseño por excelencia para demostrar la validez y aplicabilidad de un diseño asíncrono.Magíster en Ingeniería ElectrónicaMaestríaPontificia Universidad JaverianaMaestría en Ingeniería ElectrónicaFacultad de IngenieríaViveros Moreno, Francisco2015-02-24T14:21:04Z2016-01-13T21:01:21Z2020-04-16T17:55:14Z2015-02-24T14:21:04Z2016-01-13T21:01:21Z2020-04-16T17:55:14Z2013http://purl.org/coar/version/c_ab4af688f83e57aaTesis/Trabajo de grado - Monografía - Maestríahttp://purl.org/coar/resource_type/c_bdccinfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/publishedVersionPDFapplication/pdfapplication/pdfapplication/pdfhttp://hdl.handle.net/10554/15391https://doi.org/10.11144/Javeriana.10554.15391instname:Pontificia Universidad Javerianareponame:Repositorio Institucional - Pontificia Universidad Javerianarepourl:https://repository.javeriana.edu.cospaAtribución-NoComercial-SinDerivadas 4.0 Internacionalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessDe acuerdo con la naturaleza del uso concedido, la presente licencia parcial se otorga a título gratuito por el máximo tiempo legal colombiano, con el propósito de que en dicho lapso mi (nuestra) obra sea explotada en las condiciones aquí estipuladas y para los fines indicados, respetando siempre la titularidad de los derechos patrimoniales y morales correspondientes, de acuerdo con los usos honrados, de manera proporcional y justificada a la finalidad perseguida, sin ánimo de lucro ni de comercialización. De manera complementaria, garantizo (garantizamos) en mi (nuestra) calidad de estudiante (s) y por ende autor (es) exclusivo (s), que la Tesis o Trabajo de Grado en cuestión, es producto de mi (nuestra) plena autoría, de mi (nuestro) esfuerzo personal intelectual, como consecuencia de mi (nuestra) creación original particular y, por tanto, soy (somos) el (los) único (s) titular (es) de la misma. Además, aseguro (aseguramos) que no contiene citas, ni transcripciones de otras obras protegidas, por fuera de los límites autorizados por la ley, según los usos honrados, y en proporción a los fines previstos; ni tampoco contempla declaraciones difamatorias contra terceros; respetando el derecho a la imagen, intimidad, buen nombre y demás derechos constitucionales. Adicionalmente, manifiesto (manifestamos) que no se incluyeron expresiones contrarias al orden público ni a las buenas costumbres. En consecuencia, la responsabilidad directa en la elaboración, presentación, investigación y, en general, contenidos de la Tesis o Trabajo de Grado es de mí (nuestro) competencia exclusiva, eximiendo de toda responsabilidad a la Pontifica Universidad Javeriana por tales aspectos. Sin perjuicio de los usos y atribuciones otorgadas en virtud de este documento, continuaré (continuaremos) conservando los correspondientes derechos patrimoniales sin modificación o restricción alguna, puesto que, de acuerdo con la legislación colombiana aplicable, el presente es un acuerdo jurídico que en ningún caso conlleva la enajenación de los derechos patrimoniales derivados del régimen del Derecho de Autor. De conformidad con lo establecido en el artículo 30 de la Ley 23 de 1982 y el artículo 11 de la Decisión Andina 351 de 1993, “Los derechos morales sobre el trabajo son propiedad de los autores”, los cuales son irrenunciables, imprescriptibles, inembargables e inalienables. En consecuencia, la Pontificia Universidad Javeriana está en la obligación de RESPETARLOS Y HACERLOS RESPETAR, para lo cual tomará las medidas correspondientes para garantizar su observancia.http://purl.org/coar/access_right/c_abf2reponame:Repositorio Universidad Javerianainstname:Pontificia Universidad Javerianainstacron:Pontificia Universidad Javeriana2022-04-29T18:15:57Z |