Diseño de un procesador asíncrono de 8 bits y su implementación en un dispositivo de lógica programable

En este diseño e implementación, se pretende materializar la metodología y el conocimiento adquirido en diseño de circuitos asíncronos (circuitos digitales que no dependen de una señal de reloj para sincronizar su funcionamiento), tema desarrollado durante el periodo de maestría, como auxiliar de investigación en los semestres I y II, luego como tema de estudio en las asignaturas de investigación I, II y III. Este procesador asíncrono de 8 bits, es el primer diseño de un procesador basado en circuitos asíncronos implementado en dispositivos de lógica programable en el departamento de electrónica de la Pontificia Universidad Javeriana, constituyéndose en un paso adelante en la apropiación tecnología. El procesador es el componente digital que involucra procesos de control, procesamiento y almacenamiento de datos de manera secuencial y organizada, convirtiéndose en el diseño por excelencia para demostrar la validez y aplicabilidad de un diseño asíncrono.

• Tipo de recurso: masterThesis
• Fecha de publicación: 2013
• Institución: Pontificia Universidad Javeriana
• Repositorio: Repositorio Universidad Javeriana
• Idioma: spa
• OAI Identifier: oai:repository.javeriana.edu.co:10554/15391
• Acceso en línea: http://hdl.handle.net/10554/15391; https://doi.org/10.11144/Javeriana.10554.15391
• Palabra clave: Procesamiento electrónico de datos; Diseño de un procesador; Lógica programable; Circuitos asincrónicos - Diseño; Procesamiento electrónico de datos; Maestría en ingeniería electrónica - Tesis y disertaciones académicas
• Rights: openAccess
• License: Atribución-NoComercial-SinDerivadas 4.0 Internacional