Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannel
En este trabajo son presentados los resultados de un proyecto relacionado con la consideración de una metodología de balanceo de carga dinámica para la lógica de conmutación de la tecnología EtherChannel. A partir del análisis del método de asignación de carga de EtherChannel, su desempeño y su natu...
- Autores:
- Tipo de recurso:
- masterThesis
- Fecha de publicación:
- 2013
- Institución:
- Pontificia Universidad Javeriana
- Repositorio:
- Repositorio Universidad Javeriana
- Idioma:
- spa
- OAI Identifier:
- oai:repository.javeriana.edu.co:10554/15400
- Palabra clave:
- EtherChannel
Lógica computacional
Arquitectura de balanceo de carga
Ethernet (Sistemas de redes de área local)
Lógica computacional
Maestría en ingeniería electrónica - Tesis y disertaciones académicas
- Rights
- openAccess
- License
- Atribución-NoComercial-SinDerivadas 4.0 Internacional
| id |
JAVERIANA_a453c6596831a5e2bc07e0fd80a4f870 |
|---|---|
| oai_identifier_str |
oai:repository.javeriana.edu.co:10554/15400 |
| network_acronym_str |
JAVERIANA |
| network_name_str |
Repositorio Universidad Javeriana |
| repository_id_str |
|
| dc.title.none.fl_str_mv |
Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannel |
| title |
Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannel |
| spellingShingle |
Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannel Carlos Navarro, Jaime Alejandro EtherChannel Lógica computacional Arquitectura de balanceo de carga Ethernet (Sistemas de redes de área local) Lógica computacional Maestría en ingeniería electrónica - Tesis y disertaciones académicas |
| title_short |
Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannel |
| title_full |
Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannel |
| title_fullStr |
Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannel |
| title_full_unstemmed |
Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannel |
| title_sort |
Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannel |
| dc.creator.none.fl_str_mv |
Carlos Navarro, Jaime Alejandro |
| author |
Carlos Navarro, Jaime Alejandro |
| author_facet |
Carlos Navarro, Jaime Alejandro |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
Trujillo Arboleda, Luis Carlos |
| dc.subject.none.fl_str_mv |
EtherChannel Lógica computacional Arquitectura de balanceo de carga Ethernet (Sistemas de redes de área local) Lógica computacional Maestría en ingeniería electrónica - Tesis y disertaciones académicas |
| topic |
EtherChannel Lógica computacional Arquitectura de balanceo de carga Ethernet (Sistemas de redes de área local) Lógica computacional Maestría en ingeniería electrónica - Tesis y disertaciones académicas |
| description |
En este trabajo son presentados los resultados de un proyecto relacionado con la consideración de una metodología de balanceo de carga dinámica para la lógica de conmutación de la tecnología EtherChannel. A partir del análisis del método de asignación de carga de EtherChannel, su desempeño y su naturaleza estática, se presenta una arquitectura dinámica de balanceo de carga para esta tecnología basada en el modelo de asignación Least Load. Los resultados más importantes del modelado y simulación de esta arquitectura en OPNET muestran la fuerte habilidad del modelo para detectar de manera temprana condiciones de desbalance en el canal lógico y situaciones de tráfico en ráfagas, así como para reaccionar eficazmente en pro del restablecimiento del balance de carga en el canal. |
| publishDate |
2013 |
| dc.date.none.fl_str_mv |
2013 2015-02-24T14:45:46Z 2015-02-24T14:45:46Z 2016-01-13T21:01:20Z 2016-01-13T21:01:20Z 2020-04-16T17:55:40Z 2020-04-16T17:55:40Z |
| dc.type.none.fl_str_mv |
http://purl.org/coar/version/c_ab4af688f83e57aa Tesis/Trabajo de grado - Monografía - Maestría http://purl.org/coar/resource_type/c_bdcc info:eu-repo/semantics/masterThesis info:eu-repo/semantics/publishedVersion |
| format |
masterThesis |
| status_str |
publishedVersion |
| dc.identifier.none.fl_str_mv |
http://hdl.handle.net/10554/15400 https://doi.org/10.11144/Javeriana.10554.15400 instname:Pontificia Universidad Javeriana reponame:Repositorio Institucional - Pontificia Universidad Javeriana repourl:https://repository.javeriana.edu.co |
| url |
http://hdl.handle.net/10554/15400 https://doi.org/10.11144/Javeriana.10554.15400 |
| identifier_str_mv |
instname:Pontificia Universidad Javeriana reponame:Repositorio Institucional - Pontificia Universidad Javeriana repourl:https://repository.javeriana.edu.co |
| dc.language.none.fl_str_mv |
spa |
| language |
spa |
| dc.rights.none.fl_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional http://creativecommons.org/licenses/by-nc-nd/4.0/ info:eu-repo/semantics/openAccess http://purl.org/coar/access_right/c_abf2 |
| rights_invalid_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional http://creativecommons.org/licenses/by-nc-nd/4.0/ http://purl.org/coar/access_right/c_abf2 |
| eu_rights_str_mv |
openAccess |
| dc.format.none.fl_str_mv |
PDF application/pdf application/pdf |
| dc.publisher.none.fl_str_mv |
Pontificia Universidad Javeriana Maestría en Ingeniería Electrónica Facultad de Ingeniería |
| publisher.none.fl_str_mv |
Pontificia Universidad Javeriana Maestría en Ingeniería Electrónica Facultad de Ingeniería |
| dc.source.none.fl_str_mv |
reponame:Repositorio Universidad Javeriana instname:Pontificia Universidad Javeriana instacron:Pontificia Universidad Javeriana |
| instname_str |
Pontificia Universidad Javeriana |
| instacron_str |
Pontificia Universidad Javeriana |
| institution |
Pontificia Universidad Javeriana |
| reponame_str |
Repositorio Universidad Javeriana |
| collection |
Repositorio Universidad Javeriana |
| _version_ |
1803712830076092416 |
| spelling |
Arquitectura de balanceo de carga dinámico para la lógica de conmutación EtherChannelCarlos Navarro, Jaime AlejandroEtherChannelLógica computacionalArquitectura de balanceo de cargaEthernet (Sistemas de redes de área local)Lógica computacionalMaestría en ingeniería electrónica - Tesis y disertaciones académicasEn este trabajo son presentados los resultados de un proyecto relacionado con la consideración de una metodología de balanceo de carga dinámica para la lógica de conmutación de la tecnología EtherChannel. A partir del análisis del método de asignación de carga de EtherChannel, su desempeño y su naturaleza estática, se presenta una arquitectura dinámica de balanceo de carga para esta tecnología basada en el modelo de asignación Least Load. Los resultados más importantes del modelado y simulación de esta arquitectura en OPNET muestran la fuerte habilidad del modelo para detectar de manera temprana condiciones de desbalance en el canal lógico y situaciones de tráfico en ráfagas, así como para reaccionar eficazmente en pro del restablecimiento del balance de carga en el canal.Magíster en Ingeniería ElectrónicaMaestríaPontificia Universidad JaverianaMaestría en Ingeniería ElectrónicaFacultad de IngenieríaTrujillo Arboleda, Luis Carlos2015-02-24T14:45:46Z2016-01-13T21:01:20Z2020-04-16T17:55:40Z2015-02-24T14:45:46Z2016-01-13T21:01:20Z2020-04-16T17:55:40Z2013http://purl.org/coar/version/c_ab4af688f83e57aaTesis/Trabajo de grado - Monografía - Maestríahttp://purl.org/coar/resource_type/c_bdccinfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/publishedVersionPDFapplication/pdfapplication/pdfhttp://hdl.handle.net/10554/15400https://doi.org/10.11144/Javeriana.10554.15400instname:Pontificia Universidad Javerianareponame:Repositorio Institucional - Pontificia Universidad Javerianarepourl:https://repository.javeriana.edu.cospaAtribución-NoComercial-SinDerivadas 4.0 Internacionalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessDe acuerdo con la naturaleza del uso concedido, la presente licencia parcial se otorga a título gratuito por el máximo tiempo legal colombiano, con el propósito de que en dicho lapso mi (nuestra) obra sea explotada en las condiciones aquí estipuladas y para los fines indicados, respetando siempre la titularidad de los derechos patrimoniales y morales correspondientes, de acuerdo con los usos honrados, de manera proporcional y justificada a la finalidad perseguida, sin ánimo de lucro ni de comercialización. De manera complementaria, garantizo (garantizamos) en mi (nuestra) calidad de estudiante (s) y por ende autor (es) exclusivo (s), que la Tesis o Trabajo de Grado en cuestión, es producto de mi (nuestra) plena autoría, de mi (nuestro) esfuerzo personal intelectual, como consecuencia de mi (nuestra) creación original particular y, por tanto, soy (somos) el (los) único (s) titular (es) de la misma. Además, aseguro (aseguramos) que no contiene citas, ni transcripciones de otras obras protegidas, por fuera de los límites autorizados por la ley, según los usos honrados, y en proporción a los fines previstos; ni tampoco contempla declaraciones difamatorias contra terceros; respetando el derecho a la imagen, intimidad, buen nombre y demás derechos constitucionales. Adicionalmente, manifiesto (manifestamos) que no se incluyeron expresiones contrarias al orden público ni a las buenas costumbres. En consecuencia, la responsabilidad directa en la elaboración, presentación, investigación y, en general, contenidos de la Tesis o Trabajo de Grado es de mí (nuestro) competencia exclusiva, eximiendo de toda responsabilidad a la Pontifica Universidad Javeriana por tales aspectos. Sin perjuicio de los usos y atribuciones otorgadas en virtud de este documento, continuaré (continuaremos) conservando los correspondientes derechos patrimoniales sin modificación o restricción alguna, puesto que, de acuerdo con la legislación colombiana aplicable, el presente es un acuerdo jurídico que en ningún caso conlleva la enajenación de los derechos patrimoniales derivados del régimen del Derecho de Autor. De conformidad con lo establecido en el artículo 30 de la Ley 23 de 1982 y el artículo 11 de la Decisión Andina 351 de 1993, “Los derechos morales sobre el trabajo son propiedad de los autores”, los cuales son irrenunciables, imprescriptibles, inembargables e inalienables. En consecuencia, la Pontificia Universidad Javeriana está en la obligación de RESPETARLOS Y HACERLOS RESPETAR, para lo cual tomará las medidas correspondientes para garantizar su observancia.http://purl.org/coar/access_right/c_abf2reponame:Repositorio Universidad Javerianainstname:Pontificia Universidad Javerianainstacron:Pontificia Universidad Javeriana2022-04-29T19:25:43Z |