Reed-solomon digital encoder/decoder for reconfigurable hardware

en este artículo se presenta una recopilación de las bases teóricas empleadas para diseñar bloques funcionales del codificador/decodificador Reed-Solomon y una metodología de diseño orientada a tecnología FPGA. Inicialmente se presenta el diseño del algoritmo del codificador, luego se concibe la arq...

Full description

Autores:
Sandoval Ruiz, Cecilia E.
Fedón, Antonio
Tipo de recurso:
Article of journal
Fecha de publicación:
2010
Institución:
Pontificia Universidad Javeriana
Repositorio:
Repositorio Universidad Javeriana
Idioma:
spa
OAI Identifier:
oai:repository.javeriana.edu.co:10554/25935
Acceso en línea:
http://revistas.javeriana.edu.co/index.php/iyu/article/view/922
http://hdl.handle.net/10554/25935
Palabra clave:
Rights
openAccess
License
Atribución-NoComercial-SinDerivadas 4.0 Internacional
id JAVERIANA2_edbaae46a578ecf528d4a2b7e45ebb47
oai_identifier_str oai:repository.javeriana.edu.co:10554/25935
network_acronym_str JAVERIANA2
network_name_str Repositorio Universidad Javeriana
repository_id_str
spelling Atribución-NoComercial-SinDerivadas 4.0 Internacionalinfo:eu-repo/semantics/openAccesshttp://purl.org/coar/access_right/c_abf2Sandoval Ruiz, Cecilia E.Fedón, Antonio2020-04-16T17:27:43Z2020-04-16T17:27:43Z2010-10-26http://revistas.javeriana.edu.co/index.php/iyu/article/view/9222011-27690123-2126http://hdl.handle.net/10554/25935en este artículo se presenta una recopilación de las bases teóricas empleadas para diseñar bloques funcionales del codificador/decodificador Reed-Solomon y una metodología de diseño orientada a tecnología FPGA. Inicialmente se presenta el diseño del algoritmo del codificador, luego se concibe la arquitectura y se captura el diseño de hardware mediante el empleo de VHDL y la herramienta de sintaxis Xilinx ISE 6.1. Finalmente se lleva a cabo la validación del comportamiento del codificador con ModelSim 5.7 mediante simulaciones de los módulos. Las operaciones en los campos finitos de Galois, GF(2m), son la base de varios algoritmos en el área de corrección de errores y procesamiento digital de señales. Sin embargo, los cálculos requeridos demandan gran cantidad de tiempo al ser implementados a través de software; por razones de desempeño y seguridad es preferible implementar los algoritmos en hardwarePDFapplication/pdfspaPontificia Universidad Javerianahttp://revistas.javeriana.edu.co/index.php/iyu/article/view/922/521Ingenieria y Universidad; Vol 11 No 1 (2007): January-JuneIngenieria y Universidad; Vol. 11 Núm. 1 (2007): Enero-JunioReed-solomon digital encoder/decoder for reconfigurable hardwarehttp://purl.org/coar/version/c_970fb48d4fbd8a85Artículo de revistahttp://purl.org/coar/resource_type/c_6501http://purl.org/coar/resource_type/c_2df8fbb1info:eu-repo/semantics/articleArticle10554/25935oai:repository.javeriana.edu.co:10554/259352023-03-29 12:44:13.714Repositorio Institucional - Pontificia Universidad Javerianarepositorio@javeriana.edu.co
dc.title.spa.fl_str_mv Reed-solomon digital encoder/decoder for reconfigurable hardware
title Reed-solomon digital encoder/decoder for reconfigurable hardware
spellingShingle Reed-solomon digital encoder/decoder for reconfigurable hardware
title_short Reed-solomon digital encoder/decoder for reconfigurable hardware
title_full Reed-solomon digital encoder/decoder for reconfigurable hardware
title_fullStr Reed-solomon digital encoder/decoder for reconfigurable hardware
title_full_unstemmed Reed-solomon digital encoder/decoder for reconfigurable hardware
title_sort Reed-solomon digital encoder/decoder for reconfigurable hardware
dc.creator.fl_str_mv Sandoval Ruiz, Cecilia E.
Fedón, Antonio
dc.contributor.author.none.fl_str_mv Sandoval Ruiz, Cecilia E.
Fedón, Antonio
description en este artículo se presenta una recopilación de las bases teóricas empleadas para diseñar bloques funcionales del codificador/decodificador Reed-Solomon y una metodología de diseño orientada a tecnología FPGA. Inicialmente se presenta el diseño del algoritmo del codificador, luego se concibe la arquitectura y se captura el diseño de hardware mediante el empleo de VHDL y la herramienta de sintaxis Xilinx ISE 6.1. Finalmente se lleva a cabo la validación del comportamiento del codificador con ModelSim 5.7 mediante simulaciones de los módulos. Las operaciones en los campos finitos de Galois, GF(2m), son la base de varios algoritmos en el área de corrección de errores y procesamiento digital de señales. Sin embargo, los cálculos requeridos demandan gran cantidad de tiempo al ser implementados a través de software; por razones de desempeño y seguridad es preferible implementar los algoritmos en hardware
publishDate 2010
dc.date.created.none.fl_str_mv 2010-10-26
dc.date.accessioned.none.fl_str_mv 2020-04-16T17:27:43Z
dc.date.available.none.fl_str_mv 2020-04-16T17:27:43Z
dc.type.coar.fl_str_mv http://purl.org/coar/resource_type/c_2df8fbb1
dc.type.hasversion.none.fl_str_mv http://purl.org/coar/version/c_970fb48d4fbd8a85
dc.type.local.spa.fl_str_mv Artículo de revista
dc.type.coar.none.fl_str_mv http://purl.org/coar/resource_type/c_6501
dc.type.driver.none.fl_str_mv info:eu-repo/semantics/article
dc.type.other.none.fl_str_mv Article
format http://purl.org/coar/resource_type/c_6501
dc.identifier.none.fl_str_mv http://revistas.javeriana.edu.co/index.php/iyu/article/view/922
dc.identifier.issn.none.fl_str_mv 2011-2769
0123-2126
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/10554/25935
url http://revistas.javeriana.edu.co/index.php/iyu/article/view/922
http://hdl.handle.net/10554/25935
identifier_str_mv 2011-2769
0123-2126
dc.language.iso.none.fl_str_mv spa
language spa
dc.relation.uri.none.fl_str_mv http://revistas.javeriana.edu.co/index.php/iyu/article/view/922/521
dc.relation.citationissue.eng.fl_str_mv Ingenieria y Universidad; Vol 11 No 1 (2007): January-June
dc.relation.citationissue.spa.fl_str_mv Ingenieria y Universidad; Vol. 11 Núm. 1 (2007): Enero-Junio
dc.rights.licence.*.fl_str_mv Atribución-NoComercial-SinDerivadas 4.0 Internacional
dc.rights.accessrights.none.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.coar.spa.fl_str_mv http://purl.org/coar/access_right/c_abf2
rights_invalid_str_mv Atribución-NoComercial-SinDerivadas 4.0 Internacional
http://purl.org/coar/access_right/c_abf2
eu_rights_str_mv openAccess
dc.format.spa.fl_str_mv PDF
dc.format.mimetype.spa.fl_str_mv application/pdf
dc.publisher.eng.fl_str_mv Pontificia Universidad Javeriana
institution Pontificia Universidad Javeriana
repository.name.fl_str_mv Repositorio Institucional - Pontificia Universidad Javeriana
repository.mail.fl_str_mv repositorio@javeriana.edu.co
_version_ 1811671142353600512

Publicaciones similares