Sistema de depuración para procesador CORTEX
"El presente trabajo desarrolla un ""Sistema de Depuración para procesadores de Arquitectura CORTEX"", se desarrolló haciendo uso del Software Quartus II de Altera. El trabajo hace parte de la sección de técnicas Digitales y está basado en un trabajo de grado anterior titula...
- Autores:
-
Garay Rodríguez, Pablo Andrés
- Tipo de recurso:
- Trabajo de grado de pregrado
- Fecha de publicación:
- 2014
- Institución:
- Pontificia Universidad Javeriana
- Repositorio:
- Repositorio Universidad Javeriana
- Idioma:
- spa
- OAI Identifier:
- oai:repository.javeriana.edu.co:10554/16512
- Acceso en línea:
- http://hdl.handle.net/10554/16512
- Palabra clave:
- Procesador
Depurador
CORTEX
Processor
Debugger
CORTEX
Ingeniería Electrónica - Tesis y disertaciones académicas
- Rights
- openAccess
- License
- Atribución-NoComercial-SinDerivadas 4.0 Internacional
| id |
JAVERIANA2_e736520025f79da21edf5a2c480c0779 |
|---|---|
| oai_identifier_str |
oai:repository.javeriana.edu.co:10554/16512 |
| network_acronym_str |
JAVERIANA2 |
| network_name_str |
Repositorio Universidad Javeriana |
| repository_id_str |
|
| dc.title.spa.fl_str_mv |
Sistema de depuración para procesador CORTEX |
| title |
Sistema de depuración para procesador CORTEX |
| spellingShingle |
Sistema de depuración para procesador CORTEX Procesador Depurador CORTEX Processor Debugger CORTEX Ingeniería Electrónica - Tesis y disertaciones académicas |
| title_short |
Sistema de depuración para procesador CORTEX |
| title_full |
Sistema de depuración para procesador CORTEX |
| title_fullStr |
Sistema de depuración para procesador CORTEX |
| title_full_unstemmed |
Sistema de depuración para procesador CORTEX |
| title_sort |
Sistema de depuración para procesador CORTEX |
| dc.creator.fl_str_mv |
Garay Rodríguez, Pablo Andrés |
| dc.contributor.advisor.none.fl_str_mv |
Uribe Aponte, José Luis Viveros Moreno, Francisco |
| dc.contributor.author.none.fl_str_mv |
Garay Rodríguez, Pablo Andrés |
| dc.subject.spa.fl_str_mv |
Procesador Depurador CORTEX |
| topic |
Procesador Depurador CORTEX Processor Debugger CORTEX Ingeniería Electrónica - Tesis y disertaciones académicas |
| dc.subject.keyword.spa.fl_str_mv |
Processor Debugger CORTEX |
| dc.subject.armarc.spa.fl_str_mv |
Ingeniería Electrónica - Tesis y disertaciones académicas |
| description |
"El presente trabajo desarrolla un ""Sistema de Depuración para procesadores de Arquitectura CORTEX"", se desarrolló haciendo uso del Software Quartus II de Altera. El trabajo hace parte de la sección de técnicas Digitales y está basado en un trabajo de grado anterior titulado ""PROCESADOR DIGITAL, ARQUITECTURA ARM CORTEX-M3"" No 1162, se plantea el uso de Breakpoints para realizar detenciones sobre dicho procesador y se realiza el control de flujo de la ejecución del programa mediante saltos por ciclo de instrucción o saltos entre instrucciones seleccionadas. Hace uso de una tarjeta de desarrollo FPGA y del Protocolo de comunicación RS232. " |
| publishDate |
2014 |
| dc.date.created.none.fl_str_mv |
2014 |
| dc.date.accessioned.none.fl_str_mv |
2015-11-08T22:12:13Z 2016-03-29T17:49:34Z 2020-04-16T16:33:06Z |
| dc.date.available.none.fl_str_mv |
2015-11-08T22:12:13Z 2016-03-29T17:49:34Z 2020-04-16T16:33:06Z |
| dc.type.local.spa.fl_str_mv |
Tesis/Trabajo de grado - Monografía - Pregrado |
| dc.type.coar.spa.fl_str_mv |
http://purl.org/coar/resource_type/c_7a1f |
| dc.type.driver.none.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
| format |
http://purl.org/coar/resource_type/c_7a1f |
| dc.identifier.uri.none.fl_str_mv |
http://hdl.handle.net/10554/16512 |
| dc.identifier.instname.spa.fl_str_mv |
instname:Pontificia Universidad Javeriana |
| dc.identifier.reponame.spa.fl_str_mv |
reponame:Repositorio Institucional - Pontificia Universidad Javeriana |
| dc.identifier.repourl.spa.fl_str_mv |
repourl:https://repository.javeriana.edu.co |
| url |
http://hdl.handle.net/10554/16512 |
| identifier_str_mv |
instname:Pontificia Universidad Javeriana reponame:Repositorio Institucional - Pontificia Universidad Javeriana repourl:https://repository.javeriana.edu.co |
| dc.language.iso.spa.fl_str_mv |
spa |
| language |
spa |
| dc.rights.licence.*.fl_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional |
| dc.rights.uri.*.fl_str_mv |
http://creativecommons.org/licenses/by-nc-nd/4.0/ |
| dc.rights.accessrights.none.fl_str_mv |
info:eu-repo/semantics/openAccess |
| dc.rights.coar.spa.fl_str_mv |
http://purl.org/coar/access_right/c_abf2 |
| rights_invalid_str_mv |
Atribución-NoComercial-SinDerivadas 4.0 Internacional http://creativecommons.org/licenses/by-nc-nd/4.0/ http://purl.org/coar/access_right/c_abf2 |
| eu_rights_str_mv |
openAccess |
| dc.format.spa.fl_str_mv |
PDF |
| dc.format.mimetype.spa.fl_str_mv |
application/pdf |
| dc.publisher.spa.fl_str_mv |
Pontificia Universidad Javeriana |
| dc.publisher.program.spa.fl_str_mv |
Ingeniería Electrónica |
| dc.publisher.faculty.spa.fl_str_mv |
Facultad de Ingeniería |
| institution |
Pontificia Universidad Javeriana |
| bitstream.url.fl_str_mv |
http://repository.javeriana.edu.co/bitstream/10554/16512/1/GarayRodriguezPabloAndres2014.pdf http://repository.javeriana.edu.co/bitstream/10554/16512/2/GarayRodriguezPabloAndres2014.pdf.jpg |
| bitstream.checksum.fl_str_mv |
b6be4219aefe9fe7b5f62cb576ec2c1d 58529df0b49912c0c175fc2dbd0ae9ea |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
| repository.name.fl_str_mv |
Repositorio Institucional - Pontificia Universidad Javeriana |
| repository.mail.fl_str_mv |
repositorio@javeriana.edu.co |
| _version_ |
1808387805306421248 |
| spelling |
Atribución-NoComercial-SinDerivadas 4.0 Internacionalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessDe acuerdo con la naturaleza del uso concedido, la presente licencia parcial se otorga a título gratuito por el máximo tiempo legal colombiano, con el propósito de que en dicho lapso mi (nuestra) obra sea explotada en las condiciones aquí estipuladas y para los fines indicados, respetando siempre la titularidad de los derechos patrimoniales y morales correspondientes, de acuerdo con los usos honrados, de manera proporcional y justificada a la finalidad perseguida, sin ánimo de lucro ni de comercialización. De manera complementaria, garantizo (garantizamos) en mi (nuestra) calidad de estudiante (s) y por ende autor (es) exclusivo (s), que la Tesis o Trabajo de Grado en cuestión, es producto de mi (nuestra) plena autoría, de mi (nuestro) esfuerzo personal intelectual, como consecuencia de mi (nuestra) creación original particular y, por tanto, soy (somos) el (los) único (s) titular (es) de la misma. Además, aseguro (aseguramos) que no contiene citas, ni transcripciones de otras obras protegidas, por fuera de los límites autorizados por la ley, según los usos honrados, y en proporción a los fines previstos; ni tampoco contempla declaraciones difamatorias contra terceros; respetando el derecho a la imagen, intimidad, buen nombre y demás derechos constitucionales. Adicionalmente, manifiesto (manifestamos) que no se incluyeron expresiones contrarias al orden público ni a las buenas costumbres. En consecuencia, la responsabilidad directa en la elaboración, presentación, investigación y, en general, contenidos de la Tesis o Trabajo de Grado es de mí (nuestro) competencia exclusiva, eximiendo de toda responsabilidad a la Pontifica Universidad Javeriana por tales aspectos. Sin perjuicio de los usos y atribuciones otorgadas en virtud de este documento, continuaré (continuaremos) conservando los correspondientes derechos patrimoniales sin modificación o restricción alguna, puesto que, de acuerdo con la legislación colombiana aplicable, el presente es un acuerdo jurídico que en ningún caso conlleva la enajenación de los derechos patrimoniales derivados del régimen del Derecho de Autor. De conformidad con lo establecido en el artículo 30 de la Ley 23 de 1982 y el artículo 11 de la Decisión Andina 351 de 1993, “Los derechos morales sobre el trabajo son propiedad de los autores”, los cuales son irrenunciables, imprescriptibles, inembargables e inalienables. En consecuencia, la Pontificia Universidad Javeriana está en la obligación de RESPETARLOS Y HACERLOS RESPETAR, para lo cual tomará las medidas correspondientes para garantizar su observancia.http://purl.org/coar/access_right/c_abf2Uribe Aponte, José LuisViveros Moreno, FranciscoGaray Rodríguez, Pablo Andrés2015-11-08T22:12:13Z2016-03-29T17:49:34Z2020-04-16T16:33:06Z2015-11-08T22:12:13Z2016-03-29T17:49:34Z2020-04-16T16:33:06Z2014http://hdl.handle.net/10554/16512instname:Pontificia Universidad Javerianareponame:Repositorio Institucional - Pontificia Universidad Javerianarepourl:https://repository.javeriana.edu.co"El presente trabajo desarrolla un ""Sistema de Depuración para procesadores de Arquitectura CORTEX"", se desarrolló haciendo uso del Software Quartus II de Altera. El trabajo hace parte de la sección de técnicas Digitales y está basado en un trabajo de grado anterior titulado ""PROCESADOR DIGITAL, ARQUITECTURA ARM CORTEX-M3"" No 1162, se plantea el uso de Breakpoints para realizar detenciones sobre dicho procesador y se realiza el control de flujo de la ejecución del programa mediante saltos por ciclo de instrucción o saltos entre instrucciones seleccionadas. Hace uso de una tarjeta de desarrollo FPGA y del Protocolo de comunicación RS232. ""This work is named ""Sistema de Depuración para Procesador CORTEX"", It was developed using Altera's Quartus II Software. This work is part of Digital Techniques or Computer Science section, and is based on a former grade work named ""PROCESADOR DIGITAL, ARQUITECTURA ARM CORTEXM3"" No 1162. The Core of this grade work is to use Breakpoints to halt the process of executing instructions, alto there is the possibility of branch by instruction cycle or by selected instruction cycle. It uses a FPGA from Altera and RS232 serial protocol."Ingeniero (a) ElectrónicoPregradoPDFapplication/pdfspaPontificia Universidad JaverianaIngeniería ElectrónicaFacultad de IngenieríaProcesadorDepuradorCORTEXProcessorDebuggerCORTEXIngeniería Electrónica - Tesis y disertaciones académicasSistema de depuración para procesador CORTEXTesis/Trabajo de grado - Monografía - Pregradohttp://purl.org/coar/resource_type/c_7a1finfo:eu-repo/semantics/bachelorThesisORIGINALGarayRodriguezPabloAndres2014.pdfapplication/pdf1502252http://repository.javeriana.edu.co/bitstream/10554/16512/1/GarayRodriguezPabloAndres2014.pdfb6be4219aefe9fe7b5f62cb576ec2c1dMD51open accessTHUMBNAILGarayRodriguezPabloAndres2014.pdf.jpgIM Thumbnailimage/jpeg3279http://repository.javeriana.edu.co/bitstream/10554/16512/2/GarayRodriguezPabloAndres2014.pdf.jpg58529df0b49912c0c175fc2dbd0ae9eaMD52open access10554/16512oai:repository.javeriana.edu.co:10554/165122022-05-03 10:46:49.218Repositorio Institucional - Pontificia Universidad Javerianarepositorio@javeriana.edu.co |