Codificador RS(255,k) en hardware reconfigurable orientado a radio cognitivo

Este artigo a presenta a configuração paramétrica de um codificador Reed Solomon mediante linguagem descritora de hardware VHDL, voltada para aplicações de rádio cognitivo, sobre dispositivos FPGA, os quais suportam a reconfiguração do hardware. Por meio de um módulo deseleção de parâmetros projetad...

Full description

Autores:
Sandoval Ruiz, Cecilia Esperanza
Tipo de recurso:
Article of journal
Fecha de publicación:
2013
Institución:
Pontificia Universidad Javeriana
Repositorio:
Repositorio Universidad Javeriana
Idioma:
spa
OAI Identifier:
oai:repository.javeriana.edu.co:10554/25628
Acceso en línea:
http://revistas.javeriana.edu.co/index.php/iyu/article/view/1713
http://hdl.handle.net/10554/25628
Palabra clave:
Rights
openAccess
License
Atribución-NoComercial-SinDerivadas 4.0 Internacional
Description
Summary:Este artigo a presenta a configuração paramétrica de um codificador Reed Solomon mediante linguagem descritora de hardware VHDL, voltada para aplicações de rádio cognitivo, sobre dispositivos FPGA, os quais suportam a reconfiguração do hardware. Por meio de um módulo deseleção de parâmetros projetado em VHDL e de uma arquitetura modular, com concatenação de etapas e sinais habilitadores, é possível configurarno hardware o número de símbolos de informação nos RS (225,k), pois são codificadores amplamente manejados nos diversos protocolos de comunicação. No projeto do codificador, estabeleceu-se um modelo baseado na arquitetura de seus componentes. Realizaram-se as simulações e a estimativa do consumo de recursos, oferecidos pela ferramenta ISE11 de Xilinx. Estudaram-se também os esquemáticos resultantes que validaramo desempenho e a profundida de lógicado circuito desenvolvido. Obteve-seum projeto reconfigurável baseado em um modelo de habilitação de etapas, o que oferece uma alta eficiência notocante a recursos de síntese.